基于DSP的轨道电路信息解码技术研究与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·国内外发展状况 | 第7-10页 |
| ·选题的目的和意义 | 第10-11页 |
| ·论文的主要工作 | 第11-13页 |
| ·选题来源 | 第11页 |
| ·主要研究内容 | 第11-12页 |
| ·组织结构 | 第12-13页 |
| 第二章 轨道电路简介 | 第13-19页 |
| ·UM71 制式轨道电路 | 第13-14页 |
| ·ZPW2000 制式轨道电路 | 第14-15页 |
| ·国产移频制式轨道电路 | 第15-16页 |
| ·轨道电路作用 | 第16-17页 |
| ·本章小结 | 第17-19页 |
| 第三章 轨道电路解码功能需求及实现 | 第19-25页 |
| ·轨道电路信息解码的功能需求 | 第19-21页 |
| ·轨道电路信息解码方案 | 第21页 |
| ·快速傅里叶（FFT）算法 | 第21-24页 |
| ·本章小结 | 第24-25页 |
| 第四章 轨道电路解码硬件实现 | 第25-39页 |
| ·硬件实现原理框图 | 第25页 |
| ·硬件实现电路 | 第25-37页 |
| ·电源电路 | 第25-28页 |
| ·信号放大与滤波电路 | 第28-29页 |
| ·AD 转换电路 | 第29-30页 |
| ·CPU 控制电路 | 第30-32页 |
| ·CPLD 控制电路 | 第32-33页 |
| ·HDLC 通讯电路 | 第33-35页 |
| ·双口 RAM 电路 | 第35-36页 |
| ·指示灯状态显示电路 | 第36-37页 |
| ·本章小结 | 第37-39页 |
| 第五章 轨道电路解码软件实现 | 第39-55页 |
| ·软件实现原理框图 | 第39-40页 |
| ·软件模块设计 | 第40-53页 |
| ·系统初始化模块 | 第40页 |
| ·载频锁定模块 | 第40-43页 |
| ·载频检测模块 | 第43-46页 |
| ·低频检测模块 | 第46-49页 |
| ·校核模块 | 第49-52页 |
| ·通讯模块 | 第52-53页 |
| ·本章小结 | 第53-55页 |
| 第六章 解码模块功能测试 | 第55-63页 |
| ·测试内容 | 第55页 |
| ·测试环境搭建 | 第55-58页 |
| ·测试步骤与测试结果 | 第58-62页 |
| ·解调低频功能测试 | 第58-59页 |
| ·解调载频功能测试 | 第59页 |
| ·载频锁定功能测试 | 第59-60页 |
| ·数据校核功能测试 | 第60-61页 |
| ·通讯显示功能测试 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第七章 总结与展望 | 第63-65页 |
| ·总结 | 第63页 |
| ·展望 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-70页 |
