| 摘要 | 第1-3页 |
| Abstract | 第3-8页 |
| 第一章 绪论 | 第8-13页 |
| ·设计脉冲时序控制电路的目的 | 第8-9页 |
| ·脉冲时序控制电路的研究现状 | 第9-10页 |
| ·FPGA开发的优点 | 第10-11页 |
| ·多路脉冲时序控制电路设计要求及思路 | 第11-13页 |
| ·设计要求 | 第11页 |
| ·设计思路 | 第11-13页 |
| 第二章 FPGA开发介绍 | 第13-19页 |
| ·Cyclone系列FPGA介绍 | 第13-15页 |
| ·FPGA设计流程 | 第15-18页 |
| ·Cyclone系列FPGA开发平台—Quartus II | 第18-19页 |
| 第三章 多路脉冲时序控制电路的模块设计 | 第19-53页 |
| ·多路脉冲时序控制电路整体功能模块 | 第19-20页 |
| ·移位寄存器组 | 第20-24页 |
| ·寄存器模块的输入输出信号说明 | 第21页 |
| ·移位寄存器组模块工作原理及流程 | 第21-22页 |
| ·移位寄存器组的VHDL描述 | 第22-23页 |
| ·移位寄存器组模块功能仿真 | 第23-24页 |
| ·控制模块 | 第24-26页 |
| ·控制模块输入输出信号说明及其工作原理 | 第24页 |
| ·控制模块的VHDL描述 | 第24-26页 |
| ·控制模块的波形仿真 | 第26页 |
| ·同步信号产生模块 | 第26-32页 |
| ·同步信号模块的输入输出信号说明 | 第27页 |
| ·同步脉冲模块工作原理及工作流程 | 第27-28页 |
| ·同步脉冲模块的VHDL描述 | 第28-31页 |
| ·同步脉冲模块的波形仿真 | 第31-32页 |
| ·延迟模块 | 第32-40页 |
| ·延迟模块电路框图 | 第32页 |
| ·延迟模块输入输出信号及工作原理 | 第32-33页 |
| ·延迟模块的时序 | 第33-34页 |
| ·延迟模块的VHDL描述 | 第34-40页 |
| ·延迟模块的波形仿真 | 第40页 |
| ·周期脉冲发生器模块 | 第40-46页 |
| ·周期脉冲发生器电路原理框图 | 第41页 |
| ·周期脉冲发生器工作原理及过程 | 第41-42页 |
| ·周期脉冲发生器VHDL描述 | 第42-45页 |
| ·脉冲发生器模块的波形仿真及分析 | 第45-46页 |
| ·脉冲数量控制模块 | 第46-50页 |
| ·设计思路 | 第46-48页 |
| ·数量控制模块的输入输出引脚图 | 第48页 |
| ·数量控制模块的VHDL描述 | 第48-50页 |
| ·PLL模块 | 第50-53页 |
| ·用 IP核自动生成PLL模块的VHDL程序 | 第50-53页 |
| 第四章 外围硬件电路 | 第53-67页 |
| ·电源系统 | 第53-57页 |
| ·FPGA的操作条件 | 第53-54页 |
| ·LM2575-ADJ集成电源的PWM电源技术 | 第54-55页 |
| ·LM2575器件的内部框图 | 第55-57页 |
| ·FPGA的配置系统 | 第57-64页 |
| ·FPGA的配置 | 第58-60页 |
| ·Cyclone的AS配置 | 第60-64页 |
| ·数据通信 | 第64-66页 |
| ·计算机与单片机的通信 | 第64页 |
| ·单片机通信程序设计 | 第64-66页 |
| ·接口电路 | 第66-67页 |
| 第五章 WINDOWS控制界面 | 第67-73页 |
| ·程序整体框架 | 第67-68页 |
| ·数据处理及数据转换 | 第68页 |
| ·串口通信 | 第68-73页 |
| ·在当前 Project中插入 MSComm控件 | 第69页 |
| ·初始化井打开串口 | 第69-70页 |
| ·捕捉串口事件 | 第70-71页 |
| ·串口读写 | 第71-73页 |
| 第六章 测试结果及讨论 | 第73-83页 |
| ·测试连接图 | 第73页 |
| ·单路脉冲测试 | 第73-77页 |
| ·各路脉冲延迟时序测量 | 第77-80页 |
| ·不同路脉冲延迟时间均匀性测试 | 第80-82页 |
| ·小结 | 第82-83页 |
| 第七章 总结 | 第83-84页 |
| 参考文献 | 第84-86页 |
| 附录 | 第86-87页 |
| 攻读硕士学位期间发表学术论文 | 第87-88页 |
| 声明 | 第88-89页 |
| 致谢 | 第89页 |