多点对多点扩频通信系统的研制
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-15页 |
| ·扩频通信系统简介 | 第9-12页 |
| ·扩频通信的理论基础 | 第9-10页 |
| ·扩频通信的主要性能指标 | 第10页 |
| ·扩频通信的优点 | 第10-12页 |
| ·开发环境及开发语言的介绍 | 第12-15页 |
| ·FPGA设计及开发环境简介 | 第12-13页 |
| ·开发语言VHDL与仿真工具Matlab介绍 | 第13-15页 |
| 第二章 多点对多点扩频通信系统设计中的关键技术 | 第15-22页 |
| ·双工方式 | 第15-16页 |
| ·双工方式的分类 | 第15页 |
| ·FDD、TDD的适用范围 | 第15页 |
| ·FDD、TDD的优缺点 | 第15-16页 |
| ·调制解调方式 | 第16-18页 |
| ·调制方式 | 第16-18页 |
| ·解调方式 | 第18页 |
| ·扩频方式 | 第18-19页 |
| ·常用扩频码 | 第19-22页 |
| ·m序列 | 第19-20页 |
| ·walsh码序列 | 第20-22页 |
| 第三章 项目简介及系统设计 | 第22-28页 |
| ·项目简介及需求分析 | 第22-24页 |
| ·项目简介 | 第22-23页 |
| ·需求分析 | 第23-24页 |
| ·项目设计方案 | 第24-28页 |
| ·通信系统的组成 | 第24-25页 |
| ·双工方式的选择 | 第25-26页 |
| ·调制解调方式的选择 | 第26页 |
| ·扩频方式的选择 | 第26-28页 |
| 第四章 发端模块设计与实现 | 第28-46页 |
| ·发端系统概述 | 第28-29页 |
| ·发端系统模拟部分介绍 | 第29-32页 |
| ·电源部分、FPGA及其外围电路 | 第29-30页 |
| ·数模转换、低通滤波器、功率放大电路 | 第30-31页 |
| ·调制模块 | 第31-32页 |
| ·发端数字电路部分 | 第32-46页 |
| ·时钟分频模块 | 第32-33页 |
| ·码速率变换模块 | 第33-35页 |
| ·串并变换模块 | 第35-36页 |
| ·m序列发生器 | 第36-38页 |
| ·walsh码发生器 | 第38-41页 |
| ·扩频选码模块 | 第41-42页 |
| ·基带成型滤波器 | 第42-46页 |
| 第五章 收端模块设计与实现 | 第46-67页 |
| ·收端系统概述 | 第46-48页 |
| ·收端系统模拟部分介绍 | 第48页 |
| ·收端伪码同步技术 | 第48-59页 |
| ·伪码同步概述 | 第48页 |
| ·伪码粗同步 | 第48-56页 |
| ·伪码细同步 | 第56-59页 |
| ·收端数字电路部分 | 第59-67页 |
| ·匹配滤波器 | 第59-61页 |
| ·本地伪码发生器 | 第61-62页 |
| ·数字锁相环 | 第62-63页 |
| ·相关器解扰模块 | 第63-64页 |
| ·解扩模块 | 第64-66页 |
| ·并串变换及速率变换 | 第66-67页 |
| 第六章 系统性能分析及改进 | 第67-74页 |
| ·系统性能分析 | 第67-70页 |
| ·用m序列来改善Walsh码的相关特性 | 第67-68页 |
| ·直扩信号的频谱特性 | 第68-69页 |
| ·正交多进制相干解调的误码性能 | 第69页 |
| ·抗多径干扰性能 | 第69-70页 |
| ·改进方案 | 第70-73页 |
| ·多路匹配滤波器复用的实现 | 第70-71页 |
| ·性能分析 | 第71-73页 |
| ·结束语 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-76页 |
| 攻读硕士期间发表学术论文 | 第76页 |
