| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-15页 |
| ·研究工作的背景和发展动态 | 第7-13页 |
| ·FPGA 发展动态 | 第7-9页 |
| ·FPGA 硬件设计流程 | 第9-10页 |
| ·FPGA 设计的优化 | 第10-11页 |
| ·多速率滤波器组简介 | 第11-12页 |
| ·多相阵列FFT 滤波器组合路法 | 第12-13页 |
| ·研究工作的主要内容 | 第13-15页 |
| 第二章 基于均匀DFT 滤波器组的数字合路技术原理 | 第15-27页 |
| ·滤波器组综合器的一般概念和定义 | 第15-18页 |
| ·基于均匀DFT 滤波器组综合器的短时傅里叶原理 | 第18-25页 |
| ·基于复调制器的滤波器组综合器解释 | 第18-19页 |
| ·有效实现DFT 滤波器组综合器的多相滤波结构 | 第19-21页 |
| ·有效实现DFT 滤波器组综合器的加权叠接-相加结构 | 第21-24页 |
| ·多相滤波结构和加权叠接-相加结构的比较 | 第24-25页 |
| ·小结 | 第25-27页 |
| 第三章 基于MATLAB 的数字合路算法仿真 | 第27-39页 |
| ·技术要求 | 第27-29页 |
| ·信号要求 | 第27-28页 |
| ·接口要求 | 第28-29页 |
| ·基于MATLAB 的加权叠接-相加结构的数字合路算法仿真 | 第29-37页 |
| ·合路算法参数和结构确定 | 第29-30页 |
| ·基于加权叠接-相加的数字合路算法结构 | 第30-32页 |
| ·滤波器设计 | 第32-34页 |
| ·输入信号仿真 | 第34页 |
| ·输出信号仿真及验证 | 第34-37页 |
| ·小结 | 第37-39页 |
| 第四章 基于加权叠接-相加结构数字合路算法的FPGA 实现 | 第39-67页 |
| ·加权叠接-相加结构数字合路FPGA 总体设计 | 第39-40页 |
| ·时钟及复位模块的FPGA 实现 | 第40-42页 |
| ·输入接口模块的FPGA 实现 | 第42-44页 |
| ·载波合路模块的FPGA 实现 | 第44-55页 |
| ·串并转换模块FPGA 实现 | 第45-46页 |
| ·12 点IDFT 模块FPGA 实现 | 第46-48页 |
| ·循环移位模块FPGA 实现 | 第48-50页 |
| ·周期化模块FPGA 实现 | 第50-52页 |
| ·数据格式转换模块FPGA 实现 | 第52-53页 |
| ·整个载波合路模块仿真 | 第53-55页 |
| ·输出接口模块的FPGA 实现 | 第55-57页 |
| ·整个加权叠接-相加结构数字合路设计仿真 | 第57-61页 |
| ·合路板上调试并验证结果 | 第61-66页 |
| ·信号源形式 | 第61页 |
| ·测试方法 | 第61页 |
| ·测试结果及分析 | 第61-66页 |
| ·小结 | 第66-67页 |
| 第五章 总结与展望 | 第67-69页 |
| ·论文总结 | 第67-68页 |
| ·研究展望 | 第68-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 在读期间的研究成果 | 第74-75页 |
