基于FPGA的模糊控制器芯片设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-15页 |
| ·研究目的和意义 | 第10页 |
| ·国内外研究现状及发展趋势 | 第10-14页 |
| ·本文研究的构思及主要内容 | 第14-15页 |
| 第二章 模糊控制器芯片的设计方法 | 第15-27页 |
| ·设计思想 | 第15-18页 |
| ·层次化设计 | 第15-16页 |
| ·串行设计 | 第16页 |
| ·并行设计 | 第16页 |
| ·流水线设计 | 第16-18页 |
| ·同步电路 | 第18-20页 |
| ·同步系统的优缺点 | 第18-19页 |
| ·同步系统的时钟分配网络 | 第19-20页 |
| ·异步时钟设计 | 第20-21页 |
| ·异步时序的定义 | 第20-21页 |
| ·代码风格 | 第21-27页 |
| ·结构层次化编码 | 第21-22页 |
| ·模块划分的技巧 | 第22-23页 |
| ·状态机设计的一般原则 | 第23-27页 |
| 第三章 模糊控制器芯片的FPGA实现 | 第27-52页 |
| ·基于FPGA的模糊控制器芯片规划流程 | 第27-28页 |
| ·模糊控制器芯片的FPGA实现 | 第28-43页 |
| ·模糊控制器总体结构 | 第28-41页 |
| ·改进模糊推理算法耗用资源及波形分析 | 第41-43页 |
| ·RS-232串口通信的FPGA实现 | 第43-48页 |
| ·UART实现过程 | 第43-45页 |
| ·UART工作流程 | 第45-48页 |
| ·A/D转换器及其采样控制电路设计 | 第48-50页 |
| ·A/D转换器及其采样控制电路设计 | 第48-50页 |
| ·D/A转换器及其采样控制电路设计 | 第50-52页 |
| 第四章 时序约束与设计优化 | 第52-62页 |
| ·建立时间和保持时间 | 第52-53页 |
| ·影响电路工作频率的因数 | 第53页 |
| ·I/O接口的时序要求 | 第53-55页 |
| ·A/D及D/A转换器接口时序要求 | 第54-55页 |
| ·管脚约束 | 第55页 |
| ·I/O时序优化 | 第55-56页 |
| ·执行时序驱动的编译 | 第55页 |
| ·EP1C6Q240C8性能参数 | 第55-56页 |
| ·最高时钟频率优化 | 第56-60页 |
| ·设计代码优化 | 第57-60页 |
| ·各模块综合优化后的整体性能指标 | 第60-62页 |
| 第五章 模糊控制器芯片的测试验证 | 第62-69页 |
| ·验证概述 | 第62-63页 |
| ·Testbench模型 | 第63-64页 |
| ·总线功能模型 | 第64-65页 |
| ·FPGA下载及配置 | 第65页 |
| ·模糊控制器芯片的测试验证及时序波形分析 | 第65-69页 |
| 第六章 总结与展望 | 第69-71页 |
| ·总结 | 第69页 |
| ·展望 | 第69-71页 |
| 参考文献(References) | 第71-74页 |
| 致谢 | 第74-75页 |
| 附录:攻读硕士学位期间发表的论文 | 第75页 |
