全差分1GHzCMOS锁相环频率综合器设计
| 摘要 | 第1-3页 |
| ABSTRACT | 第3-6页 |
| 第一章 引言 | 第6-9页 |
| ·背景 | 第6-7页 |
| ·文章结构 | 第7-9页 |
| 第二章 频率综合器基础 | 第9-15页 |
| ·无线接收机的构架 | 第9页 |
| ·频率综合器的构架 | 第9-11页 |
| ·锁相环频率综合器 | 第9-10页 |
| ·直接数字频率综合器 | 第10-11页 |
| ·延迟锁相环频率综合器 | 第11页 |
| ·频率综合器的设计指标 | 第11-15页 |
| ·毛刺 | 第12-13页 |
| ·相位噪声 | 第13-14页 |
| ·其它设计指标 | 第14-15页 |
| 第三章 锁相环频率综合器系统 | 第15-33页 |
| ·锁相环的线性传输函数 | 第15-18页 |
| ·锁相环的频率响应 | 第18页 |
| ·锁相环的动态特性 | 第18-20页 |
| ·锁相环的毛刺 | 第20-21页 |
| ·锁相环的相位噪声 | 第21-28页 |
| ·噪声的传输函数 | 第21-23页 |
| ·压控振荡器的噪声 | 第23-27页 |
| ·电荷泵的噪声 | 第27页 |
| ·输入晶振的噪声 | 第27-28页 |
| ·连续性近似和稳定性 | 第28-29页 |
| ·高阶锁相环 | 第29-33页 |
| 第四章 锁相环频率综合器电路 | 第33-44页 |
| ·鉴频鉴相器 | 第33-34页 |
| ·电荷泵 | 第34-38页 |
| ·压控振荡器 | 第38-41页 |
| ·分频器 | 第41-44页 |
| 第五章 频率综合器设计 | 第44-66页 |
| ·设计指标 | 第44页 |
| ·系统级设计 | 第44-49页 |
| ·相位裕度设计 | 第45页 |
| ·环路带宽设计 | 第45-49页 |
| ·电路级设计 | 第49-66页 |
| ·整体构架设计 | 第49-50页 |
| ·压控振荡器设计 | 第50-55页 |
| ·环路滤波器设计 | 第55-60页 |
| ·电荷泵设计 | 第60-62页 |
| ·鉴频鉴相器设计 | 第62-63页 |
| ·分频器设计 | 第63-65页 |
| ·缓冲器设计 | 第65-66页 |
| 第六章 仿真结果与总结 | 第66-72页 |
| ·仿真器的选择 | 第66-67页 |
| ·整体仿真结果 | 第67-70页 |
| ·建立时间的仿真 | 第67-68页 |
| ·毛刺的仿真 | 第68-70页 |
| ·相位噪声的仿真 | 第70页 |
| ·总结与展望 | 第70-72页 |
| 参考文献 | 第72-74页 |
| 发表论文和参加科研情况说明 | 第74-75页 |
| 附录 | 第75-84页 |
| 致谢 | 第84页 |
