| 中文摘要 | 第1-5页 |
| 英文摘要 | 第5-8页 |
| 1 绪论 | 第8-12页 |
| ·纠错编码的基本概念 | 第8-9页 |
| ·问题的提出和意义 | 第9-10页 |
| ·本论文的研究内容和章节安排 | 第10-12页 |
| 2 Viterbi 译码算法原理 | 第12-26页 |
| ·卷积码基础 | 第12-16页 |
| ·卷积码编码器 | 第12-13页 |
| ·编码器的子生成元表示 | 第13页 |
| ·编码器的生成多项式表示 | 第13-14页 |
| ·编码器的状态图表示 | 第14-15页 |
| ·卷积编码器的网格(Trellis)图表示 | 第15-16页 |
| ·Viterbi 译码算法 | 第16-23页 |
| ·最大似然译码 | 第16-18页 |
| ·Viterbi 算法基本原理和实现 | 第18-21页 |
| ·Viterbi 译码算法的性能 | 第21-23页 |
| ·低功耗设计技术 | 第23-24页 |
| ·Viterbi 译码器设计的发展进展 | 第24-26页 |
| 3 Viterbi 译码器的各个功能单元的优化设计和功耗估计 | 第26-42页 |
| ·分支度量计算单元（BMU）的设计 | 第26-28页 |
| ·加比选择单元(ACS)的设计 | 第28-32页 |
| ·串并结合的ACS 方法 | 第29-30页 |
| ·ACS 单元的低功耗设计 | 第30-32页 |
| ·路径度量存储单元（PMU）的设计 | 第32-35页 |
| ·路径度量存储概述 | 第32页 |
| ·原位更新模式的原理 | 第32-34页 |
| ·度量值溢出的处理 | 第34-35页 |
| ·幸存路径存储及输出单元（SMU）的低功耗设计 | 第35-42页 |
| ·传统的寄存器交换法 | 第36-37页 |
| ·改进的寄存器交换法 | 第37-39页 |
| ·仿真结果 | 第39页 |
| ·VHDL 模块 | 第39-40页 |
| ·功耗估计 | 第40-42页 |
| 4 Viterbi 译码器的仿真与综合 | 第42-50页 |
| ·设计环境和设计方法 | 第42页 |
| ·matlab 仿真部分,产生测试所需要的不同信噪比条件下的数据 | 第42-47页 |
| ·FPGA 仿真,分析 Viterbi 译码器的译码性能 | 第47-48页 |
| ·功耗分析 | 第48页 |
| ·实验结果的分析 | 第48-50页 |
| 五 总结与展望 | 第50-52页 |
| ·本文的主要工作成果 | 第50页 |
| ·工作展望 | 第50-52页 |
| 致谢 | 第52-53页 |
| 参考文献 | 第53-57页 |
| 附录 | 第57-58页 |
| 独创性声明 | 第58页 |
| 学位论文版权使用授权书 | 第58页 |
