| 中文摘要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 目录 | 第6-8页 |
| 表目录 | 第8-9页 |
| 图目录 | 第9-10页 |
| 第一章 绪论 | 第10-14页 |
| ·研究背景 | 第10-12页 |
| ·本文主要工作 | 第12页 |
| ·本文的结构和安排 | 第12-14页 |
| 第二章 10GLAN汇聚接口板总体结构设计与难点分析 | 第14-25页 |
| ·大规模接入汇聚路由器概述 | 第14-16页 |
| ·大规模接入汇聚路由器总体结构 | 第14-15页 |
| ·接入汇聚单元EMD结构 | 第15-16页 |
| ·10GLAN汇聚接口板的位置与功能 | 第16页 |
| ·10GLAN汇聚接口板总体结构设计 | 第16-21页 |
| ·10GLAN汇聚接口板功能需求分析 | 第16-17页 |
| ·10GLAN汇聚接口板总体结构设计 | 第17-21页 |
| ·10GLAN汇聚接口板实现技术难点分析 | 第21-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 10GLAN汇聚接口板关键技术研究 | 第25-37页 |
| ·标准组播切换流程 | 第25-26页 |
| ·基于快速组播切换的TV受控组播技术 | 第26-34页 |
| ·TV受控组播技术的改进 | 第27-28页 |
| ·TV受控组播报文格式 | 第28-30页 |
| ·TV受控组播流程 | 第30-34页 |
| ·基于特定源组播协议的改进 | 第34-36页 |
| ·对报文格式的修改 | 第35-36页 |
| ·对10GLAN汇聚接口板处理的修改 | 第36页 |
| ·本章小结 | 第36-37页 |
| 第四章 10GLAN汇聚接口板的具体实现方案 | 第37-56页 |
| ·10GLAN汇聚接口板处理流程 | 第37-40页 |
| ·10GLAN汇聚接口板中的表 | 第37-38页 |
| ·FPGA具体处理流程 | 第38-40页 |
| ·流水线处理的概念和性能指标 | 第40-42页 |
| ·流水线处理的概念 | 第40-41页 |
| ·流水线的主要性能指标 | 第41-42页 |
| ·FPGA输出处理流水线设计 | 第42-48页 |
| ·FPGA的输出流水线结构 | 第42-43页 |
| ·输出查表流水线设计 | 第43-47页 |
| ·FPGA输出处理流水线功能实现 | 第47-48页 |
| ·FPGA输入处理流水线设计 | 第48-49页 |
| ·FPGA的输入流水线结构 | 第48页 |
| ·FPGA输入处理流水线功能实现 | 第48-49页 |
| ·基于哈希表的高效表项管理策略 | 第49-53页 |
| ·表项管理方法 | 第49-50页 |
| ·哈希函数构造 | 第50-51页 |
| ·哈希函数性能分析 | 第51-53页 |
| ·软件效率模拟测试 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 结束语 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-60页 |
| 作者在学期间取得的学术成果 | 第60-61页 |
| 附录A 缩写词 | 第61-62页 |