一种8 BIT RISC MCU内核的研究
| 摘 要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第1章 前言 | 第7-9页 |
| ·本课题研究的技术背景 | 第7-8页 |
| ·本课题对国家经济建设的实用价值 | 第8-9页 |
| 第2章 系统概述 | 第9-11页 |
| ·精简指令系统与复杂指令系统 | 第9页 |
| ·哈佛（Harvard）双总线结构 | 第9页 |
| ·流水线结构 | 第9-10页 |
| ·掩膜与一次可编程 | 第10-11页 |
| 第3章 系统设计 | 第11-33页 |
| ·系统组成 | 第11-12页 |
| ·ALU 设计 | 第12-13页 |
| ·总线设计 | 第13-14页 |
| ·指令设计 | 第14-16页 |
| ·译码设计 | 第16-18页 |
| ·存储器（ROM）设计 | 第18-19页 |
| ·寄存器（RAM）设计 | 第19-20页 |
| ·专用寄存器 | 第20页 |
| ·通用寄存器 | 第20页 |
| ·输入/输出（I/O）端口设计 | 第20-24页 |
| ·一般I/O口设计 | 第20-22页 |
| ·复用I/O口设计 | 第22-24页 |
| ·复位系统 | 第24-26页 |
| ·看门狗 | 第26-27页 |
| ·振荡器 | 第27-28页 |
| ·中断 | 第28-30页 |
| ·堆栈 | 第30-31页 |
| ·定时器/计数器 | 第31-32页 |
| ·功耗设计 | 第32-33页 |
| 第4章 系统验证 | 第33-45页 |
| ·VERILOG HDL 软件仿真 | 第33-34页 |
| ·VERILOG HDL 测试代码 | 第34-42页 |
| ·FPGA 硬件仿真 | 第42-43页 |
| ·物理流片验证 | 第43-45页 |
| 第5章 总结 | 第45-47页 |
| ·物理版图照片 | 第45-46页 |
| ·应用范围 | 第46页 |
| ·进一步研究方向 | 第46-47页 |
| 第6章 附录 | 第47-48页 |
| ·参考文献 | 第47-48页 |
| ·攻读学位期间发表论文 | 第48页 |
| ·致谢 | 第48页 |
