宽带捷变频频率合成器的研究与设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-11页 |
| ·频率合成器的发展概述 | 第8-9页 |
| ·捷变频频率合成器的应用与发展 | 第9-10页 |
| ·本论文的主要研究工作 | 第10-11页 |
| 第二章 频率合成理论 | 第11-30页 |
| ·模拟直接频率合成技术 | 第12-13页 |
| ·锁相环频率合成技术 | 第13-22页 |
| ·锁相环理论分析 | 第13-20页 |
| ·锁相环频率合成器 | 第20-22页 |
| ·直接数字频率合成技术 | 第22-25页 |
| ·DDS 的基本原理 | 第22-23页 |
| ·DDS 的特点 | 第23-25页 |
| ·DDS 杂散分析 | 第25页 |
| ·基于锁相环和DDS 的频率合成技术 | 第25-30页 |
| ·DDS 直接激励 PLL | 第26-27页 |
| ·环外混频 | 第27-28页 |
| ·内插混频 | 第28页 |
| ·DDS 用作 PLL 的小数程序分频器 | 第28-30页 |
| 第三章 捷变频频率合成器的实现方法 | 第30-48页 |
| ·直接频率合成 | 第30-34页 |
| ·模拟直接频率合成 | 第30-32页 |
| ·DDS 直接扩展 | 第32-34页 |
| ·基于锁相环的捷变频技术 | 第34-48页 |
| ·锁相环的捕获 | 第35-39页 |
| ·辅助捕获措施 | 第39-43页 |
| ·锁相环频率合成捷变频方案 | 第43-48页 |
| 第四章 捷变频频率合成器捷变时间的测量方法 | 第48-53页 |
| ·频率捷变时间的定义 | 第48页 |
| ·频率捷变时间的常用测量方法 | 第48-53页 |
| ·检相法 | 第48-50页 |
| ·延迟线鉴频法 | 第50页 |
| ·数字解调法 | 第50-51页 |
| ·调制域分析法 | 第51-52页 |
| ·其他测量方法 | 第52-53页 |
| 第五章 L 波段捷变频频率合成器的设计与实现 | 第53-71页 |
| ·L 波段捷变频综的设计指标 | 第53页 |
| ·方案比较 | 第53-56页 |
| ·直接频率合成方案 | 第53-54页 |
| ·单环小数分频方案 | 第54页 |
| ·DDS＋小数分频方案 | 第54-55页 |
| ·DDS 内插 PLL 方案 | 第55-56页 |
| ·电路设计与调试 | 第56-64页 |
| ·固定频率源及开关模块 | 第56-57页 |
| ·DDS 模块 | 第57页 |
| ·相加环路模块 | 第57-63页 |
| ·印制板布局 | 第63-64页 |
| ·程序控制 | 第64页 |
| ·测试结果 | 第64-69页 |
| ·捷变时间 | 第65-67页 |
| ·相位噪声 | 第67-68页 |
| ·杂散抑制 | 第68-69页 |
| ·结论 | 第69-71页 |
| 结束语 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 附录 | 第77-81页 |
| 附录1 电路原理图 | 第77-79页 |
| 附录2 实物照片 | 第79-81页 |
| 硕士期间取得的研究成果 | 第81页 |
