基于指令的处理器时延测试产生方法
| 摘要 | 第1-5页 |
| 英文摘要 | 第5-9页 |
| 第一章 引言 | 第9-15页 |
| ·研究背景和研究意义 | 第9-10页 |
| ·研究现状 | 第10-13页 |
| ·针对功能模型的处理器自测试方法 | 第10-11页 |
| ·针对固定型故障的处理器自测试方法 | 第11-12页 |
| ·针对时延故障的处理器自测试方法 | 第12-13页 |
| ·本文的主要工作 | 第13-14页 |
| ·指令集的模型化及基于此的通路分类算法 | 第13-14页 |
| ·约束提取及基于约束的组合测试产生 | 第14页 |
| ·测试指令序列的产生 | 第14页 |
| ·论文的组织 | 第14-15页 |
| 第二章 时延测试综述 | 第15-25页 |
| ·时延测试的基本概念和原理 | 第15-16页 |
| ·通路的时延可测试性及单通路时延故障的分类 | 第16-18页 |
| ·时延测试应用方法 | 第18-23页 |
| ·慢速时钟组合测试 | 第19页 |
| ·增强型扫描测试 | 第19-20页 |
| ·常用扫描时序测试 | 第20-21页 |
| ·可变时钟非扫描时序测试 | 第21-23页 |
| ·额定工作时钟非扫描时序测试 | 第23页 |
| ·本章小结 | 第23-25页 |
| 第三章 基于指令的测试方法综述 | 第25-43页 |
| ·功能测试与结构测试 | 第25-26页 |
| ·高层次测试 | 第26-27页 |
| ·基于指令的测试方法中的基本概念和原理 | 第27-30页 |
| ·处理器的功能自测试 | 第27-28页 |
| ·指令级DFT | 第28-29页 |
| ·通路 | 第29页 |
| ·K-节拍容忍通路 | 第29-30页 |
| ·分类预处理方法 | 第30-37页 |
| ·部件分类 | 第31-32页 |
| ·指令分类 | 第32-33页 |
| ·通路分类 | 第33-37页 |
| ·测试产生方法 | 第37-40页 |
| ·随机和伪随机方法 | 第37-39页 |
| ·确定性方法 | 第39-40页 |
| ·本章小结 | 第40-43页 |
| 第四章 基于指令的处理器时延测试产生方法 | 第43-55页 |
| ·方法总述 | 第43-44页 |
| ·Parwan 处理器 | 第44-46页 |
| ·针对处理器数据通路部分的测试产生方法 | 第46-51页 |
| ·数据流—状态矩阵 | 第46-47页 |
| ·通路分类算法 | 第47-48页 |
| ·约束提取和有约束的ATPG 算法 | 第48-50页 |
| ·测试指令序列的产生 | 第50-51页 |
| ·实验方案和实验结果 | 第51-52页 |
| ·本章小结 | 第52-55页 |
| 第五章 总结和展望 | 第55-59页 |
| ·本文主要贡献与创新 | 第55-56页 |
| ·今后工作展望 | 第56-59页 |
| 参考文献 | 第59-63页 |
| 致谢 | 第63-64页 |
| 作者简历 | 第64页 |
