数据Cache Tag的全定制设计与验证
| 图目录 | 第1-9页 |
| 表目录 | 第9-10页 |
| 摘要 | 第10-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-15页 |
| §1．1 选题背景 | 第12-13页 |
| §1．2 课题研究的内容、成果和意义 | 第13-14页 |
| §1．3 本文的组织结构 | 第14-15页 |
| 第二章 Cache设计技术 | 第15-26页 |
| §2．1 通用微处理器Cache概述 | 第15-17页 |
| 2．1．1 Cache的引入 | 第15-16页 |
| 2．1．2 片上Cache的工作原理 | 第16-17页 |
| §2．2 Cache的组织结构 | 第17-21页 |
| 2．2．1 Cache的存储映像 | 第17-19页 |
| 2．2．2 查找方法 | 第19-20页 |
| 2．2．3 替换策略 | 第20-21页 |
| §2．3 写策略与一致性协议 | 第21-24页 |
| 2．3．1 Cache写策略 | 第21-22页 |
| 2．3．2 Cache的一致性协议 | 第22-24页 |
| §2．4 Cache的性能分析 | 第24-25页 |
| 2．4．1 Cache系统的加速比 | 第24-25页 |
| 2．4．2 Cache性能的改进 | 第25页 |
| §2．5 本章小结 | 第25-26页 |
| 第三章 数据Cache Tag的逻辑设计 | 第26-40页 |
| §3．1 数据Cache设计要求 | 第26-28页 |
| §3．2 总体结构 | 第28-29页 |
| 3．2．1 准Harvard结构 | 第28页 |
| 3．2．2 虚实结合的查找算法 | 第28-29页 |
| 3．2．3 工作流程 | 第29页 |
| §3．3 特征参数选取 | 第29-31页 |
| §3．4 替换策略选取 | 第31-33页 |
| 3．4．1 替换策略的选择 | 第31页 |
| 3．4．2 替换策略的实现 | 第31-33页 |
| §3．5 写策略与一致性协议 | 第33-36页 |
| 3．5．1 写策略和一致性协议 | 第33-36页 |
| §3．6 数据Cache的Tag | 第36-38页 |
| §3．7 本章小结 | 第38-40页 |
| 第四章 Cache Tag的物理设计 | 第40-61页 |
| §4．1 Cache Tag的分体设计 | 第40-42页 |
| 4．1．1 分立的标识存储体设计 | 第40-41页 |
| 4．1．2 数据体与状态体的分立设计 | 第41-42页 |
| §4．2 Tag的标识存储体设计 | 第42-55页 |
| 4．2．1 存储阵列设计 | 第43-51页 |
| 4．2．2 比较命中指示电路设计 | 第51-54页 |
| 4．2．3 校验电路的设计 | 第54-55页 |
| §4．3 Tag的状态位存储体设计 | 第55-59页 |
| 4．3．1 MESI存储位的设计 | 第56页 |
| 4．3．2 写修改位的设计 | 第56-57页 |
| 4．3．3 LRU位的设计 | 第57-58页 |
| 4．3．4 存储单元的尺寸选取 | 第58页 |
| 4．3．5 字线保持逻辑 | 第58-59页 |
| §4．4 版图布局的优化 | 第59-60页 |
| §4．5 本章小结 | 第60-61页 |
| 第五章 数据Cache Tag的验证 | 第61-74页 |
| §5．1 验证方法概述 | 第61-62页 |
| §5．2 X微处理器数据Cache验证方法 | 第62页 |
| §5．3 版图级SPICE模拟 | 第62-67页 |
| 5．3．1 版图级SPICE模拟 | 第62-63页 |
| 5．3．2 译码电路的验证 | 第63-64页 |
| 5．3．3 数据的读出电路验证 | 第64-65页 |
| 5．3．4 比较命中输出电路的验证 | 第65-67页 |
| §5．4 系统级验证 | 第67-73页 |
| 5．4．1 译码电路的系统级验证 | 第67页 |
| 5．4．2 伪LRU算法的验证 | 第67-70页 |
| 5．4．3 一致性协议的验证 | 第70-73页 |
| §5．5 本章小结 | 第73-74页 |
| 第六章 结束语 | 第74-76页 |
| §6．1 全文的工作总结 | 第74-75页 |
| §6．2 工作展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 攻读硕士期间发表的论文 | 第77-78页 |
| 参考文献 | 第78-79页 |
