| 摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-12页 |
| §1．1 课题研究背景 | 第10页 |
| §1．2 课题研究内容 | 第10-11页 |
| §1．3 课题完成的工作 | 第11页 |
| §1．4 本文的组织 | 第11-12页 |
| 第二章 共享存储系统和CACHE一致性协议 | 第12-23页 |
| §2．1 共享存储系统及分类 | 第12-13页 |
| §2．2 NUMA体系结构简介 | 第13-15页 |
| §2．3 CC-NUMA结构 | 第15-17页 |
| §2．4 Cache一致性协议 | 第17-23页 |
| 2．4．1 Cache一致性问题 | 第18页 |
| 2．4．2 Cache一致性协议中的写策略 | 第18-19页 |
| 2．4．3 写失效与写更新 | 第19-20页 |
| 2．4．4 监听协议和目录协议 | 第20-21页 |
| 2．4．5 提高Cache一致性协议性能的方式 | 第21-23页 |
| 第三章 目录协议的可扩展性研究 | 第23-34页 |
| §3．1 引言 | 第23-25页 |
| 3．1．1 可扩展性问题背景 | 第23-24页 |
| 3．1．2 可扩展性的尺度 | 第24页 |
| 3．1．3 Cache一致性协议的可扩展性 | 第24-25页 |
| §3．2 目录协议的可扩展性 | 第25-34页 |
| 3．2．1 位向量(bit vector)目录 | 第25-27页 |
| 3．2．2 有限指针(limited pointers)目录 | 第27-29页 |
| 3．2．3 动态指针分配(dynamic pointers allocation)目录 | 第29-31页 |
| 3．2．4 链式指针目录(SCI) | 第31页 |
| 3．2．5 一种混合目录方法 | 第31-34页 |
| 第四章 基于目录CACHE的两级目录 | 第34-50页 |
| §4．1 基于目录Cache的两级目录组织方案 | 第34-37页 |
| 4．1．1 目录结构 | 第34-35页 |
| 4．1．2 基本设计思想 | 第35-36页 |
| 4．1．3 简单分析 | 第36-37页 |
| §4．2 基本的Cache一致性协议介绍 | 第37-43页 |
| 4．2．1 Cache块状态和状态转换 | 第37-38页 |
| 4．2．2 目录项状态 | 第38-39页 |
| 4．2．3 消息的分类及说明 | 第39-40页 |
| 4．2．4 消息的处理过程 | 第40-43页 |
| §4．3 目录Cache的设计与实现 | 第43-50页 |
| 4．3．1 目录Cache的设计思想 | 第44-46页 |
| 4．3．2 DCB的模块结构 | 第46页 |
| 4．3．3 功能模拟结果 | 第46-48页 |
| 4．3．4 FPGA综合及实现结果 | 第48-50页 |
| 第五章 RSIM模拟器简介 | 第50-55页 |
| §5．1 概述 | 第50-51页 |
| §5．2 体系结构模型 | 第51-53页 |
| 5．2．1 处理器微结构 | 第51-52页 |
| 5．2．2 存储层次和多处理器系统 | 第52-53页 |
| §5．3 RSIM实现概述 | 第53-55页 |
| 第六章 模拟结果与分析 | 第55-64页 |
| §6．1 并行测试程序 | 第55-57页 |
| §6．2 测试参数 | 第57-58页 |
| §6．3 模拟结果与简单分析 | 第58-63页 |
| 6．3．1 两级目录对并行程序执行时间的影响 | 第58-59页 |
| 6．3．2 目录Cache大小对系统性能的影响 | 第59-61页 |
| 6．3．3 目录Cache的组相联度对系统性能的影响 | 第61-62页 |
| 6．3．4 CPU速度加倍时两级目录的作用 | 第62-63页 |
| §6．4 小结 | 第63-64页 |
| 第七章 结束语 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 附录A: 测试数据列表 | 第69-76页 |
| 附录B: 攻读硕士期间发表的论文 | 第76-77页 |
| 附录C: 攻读硕士期间参加的科研项目 | 第77页 |
