| 第一章 绪论 | 第1-11页 |
| 1．1 可编程ASIC器件的发展及应用 | 第7-9页 |
| 1．2 ARINC429总线的应用简介 | 第9-10页 |
| 1．3 论文研究的主要内容 | 第10-11页 |
| 第二章 可编程逻辑器件设计 | 第11-16页 |
| 2．1 可编程逻辑器件 | 第11-13页 |
| 2．1．1 可编程逻辑器件的结构与工作原理 | 第11-12页 |
| 2．1．2 CPLD／FPGA的比较与选择 | 第12-13页 |
| 2．2 硬件描述语言VHDL在数字系统设计中的运用 | 第13-14页 |
| 2．3 Xilinx Foundation开发工具简介 | 第14-16页 |
| 第三章 ARINC429总线接口的设计 | 第16-33页 |
| 3．1 ARINC429总线通信规范简介 | 第16-18页 |
| 3．1．1 概述 | 第16页 |
| 3．1．2 ARINC429总线传输规范 | 第16-18页 |
| 3．2 ARINC429总线接口设计 | 第18-29页 |
| 3．2．1 ARINC429总线接口的功能和结构 | 第18-19页 |
| 3．2．2 命令／状态寄存器 | 第19-20页 |
| 3．2．3 发送器 | 第20-25页 |
| 3．2．4 接收器 | 第25-29页 |
| 3．2．5 时钟产生器 | 第29页 |
| 3．2．6 调制解调器 | 第29页 |
| 3．3 基于FPGA的ARINC429总线接口芯片设计结果 | 第29-33页 |
| 第四章 ARINC429总线接口的硬件实现与测试 | 第33-49页 |
| 4．1 Spartan系列FPGA简介 | 第33-34页 |
| 4．2 Spartan系列FPGA（xcs10）实验板的设计 | 第34-44页 |
| 4．2．1 Spartan系列FPGA的配置 | 第35-38页 |
| 4．2．2 xcs10 FPGA实验板的结构 | 第38-39页 |
| 4．2．3 JTAG引脚配置的实现 | 第39-40页 |
| 4．2．4 利用专用存储器xc 17s10配置的实现 | 第40-41页 |
| 4．2．5 利用CPLD和并行EPROM配置的实现 | 第41-44页 |
| 4．3 基于增强型并行口的ARINC429接口的测试系统 | 第44-49页 |
| 4．3．1 增强型并行口（EPP）设计原理 | 第44-46页 |
| 4．3．2 基于增强型并口的测试设计与结果 | 第46-49页 |
| 结束语 | 第49-50页 |
| 致谢 | 第50-51页 |
| 在学期间的研究成果 | 第51-52页 |
| 参考文献 | 第52-53页 |
