| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景 | 第7-9页 |
| ·Cache 的研究现状 | 第9-10页 |
| ·论文工作 | 第10页 |
| ·论文结构 | 第10-11页 |
| 第二章 Cache 概述及其基本参数的设计 | 第11-23页 |
| ·Cache 概述 | 第11-14页 |
| ·Cache 的工作原理 | 第11-12页 |
| ·Cache 内部组织结构 | 第12-13页 |
| ·Cache 的读写操作 | 第13页 |
| ·Cache 的性能评价 | 第13-14页 |
| ·指令Cache 基本参数的设计 | 第14-21页 |
| ·Cache 系统结构的选择 | 第14-15页 |
| ·指令Cache 的容量与Cache Line 大小的设计 | 第15-17页 |
| ·指令Cache 映射方式的设计 | 第17-18页 |
| ·指令Cache 的替换策略 | 第18-19页 |
| ·指令Cache 相联度的设计 | 第19-21页 |
| ·总结 | 第21-23页 |
| 第三章 指令Cache 的设计与实现 | 第23-33页 |
| ·指令Cache 的体系结构设计 | 第23-26页 |
| ·设计指标 | 第23-24页 |
| ·指令Cache 的体系结构设计及单元模块的划分 | 第24-25页 |
| ·指令Cache 工作流程设计 | 第25-26页 |
| ·指令Cache 的实现 | 第26-32页 |
| ·地址产生逻辑单元设计 | 第26-27页 |
| ·命中逻辑控制单元设计 | 第27-28页 |
| ·LRU 替换逻辑控制单元设计 | 第28-29页 |
| ·指令Cache 的一致性设计 | 第29-31页 |
| ·指令Cache 输出逻辑设计 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第四章 指令Cache 的低功耗设计 | 第33-43页 |
| ·指令Cache 功耗的研究与分析 | 第33-35页 |
| ·指令Cache 功耗的研究 | 第33-34页 |
| ·指令Cache 的功耗分析 | 第34-35页 |
| ·指令Cache 的低功耗设计 | 第35-42页 |
| ·指令Cache 低功耗设计策略 | 第35-38页 |
| ·Line Buffer 存储体设计 | 第38-39页 |
| ·Line Buffer 重装控制单元设计 | 第39-42页 |
| ·本章小结 | 第42-43页 |
| 第五章 仿真与综合 | 第43-53页 |
| ·功能仿真 | 第43-49页 |
| ·地址产生操作的仿真 | 第43-44页 |
| ·Cache Hit 仿真 | 第44-45页 |
| ·Cache Miss 仿真 | 第45-46页 |
| ·LRU 替换操作的仿真 | 第46-47页 |
| ·Line Buffer 重装操作的仿真 | 第47-49页 |
| ·综合 | 第49-50页 |
| ·功耗分析 | 第50-51页 |
| ·本章小结 | 第51-53页 |
| 第六章 总结与展望 | 第53-55页 |
| ·论文工作总结 | 第53页 |
| ·后续工作展望 | 第53-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-60页 |
| 附录：作者在攻读硕士学位期间发表的论文 | 第60页 |