DSP中通信接口的研究与实现--同/异步串口的研究与设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章绪论 | 第7-11页 |
| ·课题研究的背景 | 第7-8页 |
| ·串行通信接口 | 第8页 |
| ·课题的研究目的及意义 | 第8-9页 |
| ·本文工作及组织结构 | 第9-11页 |
| 第二章同/异步串口的原理 | 第11-19页 |
| ·数据传输方式 | 第11-12页 |
| ·并行传输与串行传输 | 第11页 |
| ·同步通信与异步通信 | 第11页 |
| ·单工、半双工及全双工传输 | 第11-12页 |
| ·同/异步串口的工作原理 | 第12-15页 |
| ·同步工作模式 | 第12-13页 |
| ·异步工作模式 | 第13-14页 |
| ·唤醒模式 | 第14-15页 |
| ·SASI 中断 | 第15页 |
| ·DSP 系统 | 第15-18页 |
| ·本章小结 | 第18-19页 |
| 第三章同/异步串口的设计 | 第19-41页 |
| ·设计要求 | 第19页 |
| ·顶层设计 | 第19-21页 |
| ·顶层接口定义 | 第19-20页 |
| ·模块架构设计 | 第20-21页 |
| ·模块单元设计 | 第21-35页 |
| ·控制及状态寄存器单元 | 第21-23页 |
| ·时钟产生单元 | 第23-30页 |
| ·发送模块 | 第30-31页 |
| ·接收模块 | 第31-33页 |
| ·FIFO 单元 | 第33-35页 |
| ·跨时钟域的信号同步处理 | 第35-38页 |
| ·亚稳态 | 第35-36页 |
| ·触发器级联同步器 | 第36-37页 |
| ·双时钟脉冲同步器 | 第37-38页 |
| ·异步FIFO | 第38页 |
| ·SASI 中的低功耗设计 | 第38-40页 |
| ·编码技术 | 第39-40页 |
| ·门控时钟技术 | 第40页 |
| ·本章小结 | 第40-41页 |
| 第四章同/异步串口的验证与仿真 | 第41-57页 |
| ·验证流程 | 第41-42页 |
| ·模块级功能仿真 | 第42-48页 |
| ·时钟产生单元的仿真 | 第42-45页 |
| ·发送模块的仿真 | 第45-46页 |
| ·接收模块的仿真 | 第46-47页 |
| ·FIFO 单元的仿真 | 第47-48页 |
| ·顶层级功能仿真 | 第48-52页 |
| ·同步通信模式的仿真 | 第48-49页 |
| ·异步通信模式的仿真 | 第49-50页 |
| ·多处理器间通信的仿真 | 第50-52页 |
| ·SOC 系统级仿真 | 第52-56页 |
| ·SOC 系统级验证平台 | 第52-53页 |
| ·测试代码及仿真流程 | 第53-54页 |
| ·SASI 系统级仿真 | 第54-56页 |
| ·验证质量 | 第56页 |
| ·本章小结 | 第56-57页 |
| 第五章逻辑综合与时序验证 | 第57-63页 |
| ·逻辑综合 | 第57-59页 |
| ·综合策略 | 第58页 |
| ·综合划分与编码风格 | 第58-59页 |
| ·时序验证 | 第59-61页 |
| ·时序路径与时序检查 | 第59-60页 |
| ·时序报告 | 第60-61页 |
| ·结果分析与优化 | 第61-62页 |
| ·优化策略 | 第61页 |
| ·结果分析 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第六章总结与展望 | 第63-65页 |
| ·论文总结 | 第63-64页 |
| ·展望 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 附录：作者在攻读硕士学位期间发表的论文 | 第69页 |
