SoC测试数据的编码压缩研究
| 摘要 | 第1-6页 |
| Abstract | 第6-8页 |
| 致谢 | 第8-13页 |
| 第一章 绪论 | 第13-20页 |
| ·SoC 测试概述 | 第13页 |
| ·研究的背景 | 第13-14页 |
| ·研究的意义 | 第14-16页 |
| ·研究的现状 | 第16-18页 |
| ·本文创新点及结构安排 | 第18-20页 |
| 第二章 SoC 测试数据压缩方法 | 第20-31页 |
| ·SoC 测试技术 | 第20-21页 |
| ·基于核的测试 | 第20-21页 |
| ·测试流程 | 第21页 |
| ·测试向量生成 | 第21-23页 |
| ·故障模型术语 | 第21-22页 |
| ·故障模拟器 | 第22页 |
| ·故障模拟算法 | 第22-23页 |
| ·测试数据压缩方法 | 第23-26页 |
| ·内建自测试 | 第23-25页 |
| ·外建自测试 | 第25-26页 |
| ·编码压缩方案 | 第26-31页 |
| ·选择编码 | 第26-28页 |
| ·游程码 | 第28-29页 |
| ·Golomb 码 | 第29-31页 |
| 第三章 基于伪对称编码的测试数据压缩方法 | 第31-42页 |
| ·典型的编码方法 | 第31-33页 |
| ·FDR 码 | 第31-32页 |
| ·EFDR 码 | 第32-33页 |
| ·伪对称码 | 第33-35页 |
| ·测试数据分析 | 第35-37页 |
| ·基于伪对称码的动态赋值策略 | 第35-36页 |
| ·基于伪对称码的数据统计分析 | 第36-37页 |
| ·伪对称编码数据压缩增益 | 第37-38页 |
| ·解码器的设计 | 第38-40页 |
| ·实验结果 | 第40-41页 |
| ·本方案小结 | 第41-42页 |
| 第四章 应用广义对称编码的测试数据压缩解压方法 | 第42-51页 |
| ·广义对称编码（对称编码） | 第42-44页 |
| ·测试数据分析 | 第44-45页 |
| ·广义对称码编码算法的理论分析 | 第45-47页 |
| ·解压结构的设计 | 第47-48页 |
| ·实验结果 | 第48-50页 |
| ·压缩效果 | 第48-49页 |
| ·测试功耗 | 第49-50页 |
| ·本方案小结 | 第50-51页 |
| 第五章 总结与展望 | 第51-53页 |
| ·总结 | 第51-52页 |
| ·展望 | 第52-53页 |
| 参考文献 | 第53-57页 |
| 攻读硕士学位期间发表的论文及参与的项目 | 第57-58页 |
