摘要 | 第5-6页 |
Abstract | 第6页 |
第一章 绪论 | 第9-21页 |
1.1 研究背景 | 第9-14页 |
1.1.1 SOI工艺简介 | 第9-10页 |
1.1.2 SOI-LIGBT器件的发展 | 第10-14页 |
1.2 自保护型SOI-LIGBT器件ESD可靠性问题及研究现状 | 第14-18页 |
1.3 论文研究内容及组织结构 | 第18-21页 |
1.3.1 论文研究内容 | 第18-19页 |
1.3.2 论文组织结构 | 第19-21页 |
第二章 SOI-LIGBT器件原理及其ESD自保护可靠性研究平台 | 第21-31页 |
2.1 SOI-LIGBT器件原理 | 第21-24页 |
2.1.1 阈值电压 | 第22页 |
2.1.2 闩锁特性 | 第22-23页 |
2.1.3 关断特性 | 第23页 |
2.1.4 自保护型SOI-LIGBT器件工艺结构及电学参数 | 第23-24页 |
2.2 SOI-LIGBT器件ESD自保护可靠性研究测试平台 | 第24-28页 |
2.2.1 静电放电模式 | 第24-26页 |
2.2.2 传输线脉冲测试平台 | 第26-28页 |
2.2.3 直流参数测试平台 | 第28页 |
2.3 SOI-LIGBT器件ESD自保护可靠性研究仿真平台 | 第28-30页 |
2.4 本章小结 | 第30-31页 |
第三章 自保护型SOI-LIGBT器件ESD鲁棒性研究 | 第31-55页 |
3.1 自保护型SOI-LIGBT器件的ESD响应特性分析 | 第31-36页 |
3.1.1 正向阻断区 | 第32-34页 |
3.1.2 电压回滞区 | 第34页 |
3.1.3 电压维持区 | 第34-35页 |
3.1.4 二次击穿区 | 第35-36页 |
3.2 不同抗闩锁结构对自保护型SOI-LIGBT器件ESD鲁棒性的影响 | 第36-43页 |
3.2.1 阴极N+/P+间隔结构对器件ESD可靠性的影响 | 第36-39页 |
3.2.2 P-body包鸟嘴结构对器件ESD可靠性的影响 | 第39-40页 |
3.2.3 阴极Trench结构对器件ESD可靠性的影响 | 第40-41页 |
3.2.4 栅Poly分段结构对器件ESD可靠性的影响 | 第41-43页 |
3.3 不同快关断结构对自保护型SOI-LIGBT器件ESD鲁棒性的影响 | 第43-49页 |
3.3.1 阳极短路结构对器件ESD可靠性的影响 | 第43-45页 |
3.3.2 分段阳极结构对器件ESD可靠性的影响 | 第45-47页 |
3.3.3 阳极P+/P-结构对器件ESD可靠性的影响 | 第47-49页 |
3.4 新型高ESD自保护鲁棒性的SOI-LIGBT器件研究 | 第49-53页 |
3.4.1 阴极N+辅助触发结构 | 第49-51页 |
3.4.2 分段N-buffer结构 | 第51-53页 |
3.5 本章小结 | 第53-55页 |
第四章 不同重复ESD应力下自保护型SOI-LIGBT电学参数退化研究 | 第55-67页 |
4.1 ESD脉冲幅度对自保护型SOI-LIGBT电学参数退化的影响 | 第55-58页 |
4.2 ESD脉冲边沿速率对自保护型SOI-LIGBT电学参数退化的影响 | 第58-60页 |
4.3 ESD脉冲维持时间对自保护型SOI-LIGBT电学参数退化的影响 | 第60-63页 |
4.4 ESD脉冲冲击次数对自保护型SOI-LIGBT电学参数退化的影响 | 第63-66页 |
4.5 本章小结 | 第66-67页 |
第五章 总结与展望 | 第67-69页 |
5.1 总结 | 第67-68页 |
5.2 展望 | 第68-69页 |
致谢 | 第69-71页 |
参考文献 | 第71-75页 |
硕士期间取得成果 | 第75页 |