CPCI结构S频段变频器本振单元的研究与设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第9-12页 |
| 1.1 课题背景与研究意义 | 第9页 |
| 1.2 频率合成技术的国内外研究历史与现状 | 第9-11页 |
| 1.3 本文的主要内容 | 第11-12页 |
| 第二章 CPCI总线结构多通道变频器 | 第12-19页 |
| 2.1 CPCI总线简介 | 第12页 |
| 2.2 系统组成 | 第12-13页 |
| 2.3 射频单元 | 第13-15页 |
| 2.3.1 上变频方案 | 第13页 |
| 2.3.2 下变频方案 | 第13-15页 |
| 2.4 控制单元 | 第15-17页 |
| 2.4.1 总线接.转换 | 第15-16页 |
| 2.4.2 增益及锁相环控制 | 第16页 |
| 2.4.3 软件控制流程 | 第16-17页 |
| 2.5 结构要求 | 第17-18页 |
| 2.6 本章小结 | 第18-19页 |
| 第三章 频率合成技术理论 | 第19-31页 |
| 3.1 直接模拟式频率合成技术 | 第19页 |
| 3.2 锁相式频率合成技术 | 第19-24页 |
| 3.2.1 PLL工作原理 | 第19-20页 |
| 3.2.2 PLL的线性化分析 | 第20-21页 |
| 3.2.3 锁相环相位噪声分析 | 第21-22页 |
| 3.2.4 锁相环杂散分析 | 第22-23页 |
| 3.2.5 其它形式的锁相环 | 第23-24页 |
| 3.3 直接数字式频率合成技术 | 第24-27页 |
| 3.3.1 DDS工作原理 | 第24-25页 |
| 3.3.2 DDS频谱分析 | 第25-26页 |
| 3.3.3 DDS杂散分析 | 第26-27页 |
| 3.3.4 DDS相位噪声分析 | 第27页 |
| 3.3.5 DDS优缺点 | 第27页 |
| 3.4 混合式频率合成技术 | 第27-30页 |
| 3.4.1 DDS激励PLL | 第28-29页 |
| 3.4.2 DDS内插PLL | 第29页 |
| 3.4.3 DDS与PLL输出混频 | 第29-30页 |
| 3.5 本章小结 | 第30-31页 |
| 第四章 本振源电路的设计与仿真 | 第31-53页 |
| 4.1 本振源指标要求 | 第31-32页 |
| 4.2 第一本振设计 | 第32-42页 |
| 4.2.1 第一本振方案选择及论证 | 第32-34页 |
| 4.2.2 环路的设计仿真 | 第34-40页 |
| 4.2.3 电源设计 | 第40页 |
| 4.2.4 电磁兼容设计 | 第40-41页 |
| 4.2.5 结构工艺设计 | 第41页 |
| 4.2.6 电路版图设计 | 第41-42页 |
| 4.3 第二本振设计 | 第42-51页 |
| 4.3.1 第二本振方案选择及论证 | 第42-44页 |
| 4.3.2 器件的选择及环路设计仿真 | 第44-50页 |
| 4.3.3 电源设计 | 第50页 |
| 4.3.4 结构工艺设计 | 第50页 |
| 4.3.5 电路版图设计 | 第50-51页 |
| 4.4 本振源控制电路 | 第51-52页 |
| 4.5 本章小结 | 第52-53页 |
| 第五章 电路的加工与测试 | 第53-64页 |
| 5.1 实物图 | 第53-54页 |
| 5.2 系统调试 | 第54-56页 |
| 5.2.1 软件调试 | 第54-55页 |
| 5.2.2 硬件调试 | 第55-56页 |
| 5.3 可靠性检验 | 第56-57页 |
| 5.4 指标测试及分析 | 第57-63页 |
| 5.4.1 本振源指标测试 | 第57-61页 |
| 5.4.2 整机指标测试 | 第61-63页 |
| 5.5 本章小结 | 第63-64页 |
| 第六章 总结 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-68页 |
| 攻读硕士学位期间取得的成果 | 第68-69页 |
