AXIe接口技术研究及实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题背景及研究的目的和意义 | 第8-9页 |
| 1.2 AXIe 体系结构发展现状 | 第9-11页 |
| 1.3 主要研究内容 | 第11页 |
| 1.4 本文结构 | 第11-13页 |
| 第2章 AXIe 体系结构分析 | 第13-27页 |
| 2.0. AXIe 体系结构概述 | 第13-14页 |
| 2.1 机械特性 | 第14-15页 |
| 2.2 硬件平台管理系统 | 第15-22页 |
| 2.2.1 电子键控 | 第16-21页 |
| 2.2.2 供电顺序 | 第21-22页 |
| 2.2.3 寻址机制 | 第22页 |
| 2.3 数据传输 | 第22-26页 |
| 2.3.1 基本接口 | 第22-24页 |
| 2.3.2 交换接口 | 第24页 |
| 2.3.3 本地总线 | 第24-25页 |
| 2.3.4 触发总线、定时与同步接口 | 第25-26页 |
| 2.4 软件标准 | 第26页 |
| 2.5 本章小结 | 第26-27页 |
| 第3章 硬件电路设计 | 第27-42页 |
| 3.1 AXIe 接口设计方案 | 第27-30页 |
| 3.1.1 PCI Express 通讯接口方案 | 第28-29页 |
| 3.1.2 主控制器选型 | 第29-30页 |
| 3.2 AXIe 接口硬件电路设计 | 第30-40页 |
| 3.2.1 区域 1 信号接口电路 | 第31-33页 |
| 3.2.2 区域 2 信号接口电路 | 第33-39页 |
| 3.2.3 DDR2 存储器电路硬件设计 | 第39-40页 |
| 3.3 接口验证电路硬件设计 | 第40-41页 |
| 3.4 本章小结 | 第41-42页 |
| 第4章 逻辑与软件设计 | 第42-53页 |
| 4.1 FPGA 逻辑设计 | 第42-51页 |
| 4.1.1 AXIe 接口子系统逻辑 | 第44-49页 |
| 4.1.2 DDR2 存储器逻辑 | 第49-50页 |
| 4.1.3 仪器功能逻辑 | 第50-51页 |
| 4.2 软件设计 | 第51-52页 |
| 4.3 本章小结 | 第52-53页 |
| 第5章 硬件测试及性能测试分析 | 第53-59页 |
| 5.1 AXIe 测试平台搭建 | 第53页 |
| 5.2 PCI Express 链路通信测试 | 第53-55页 |
| 5.3 DDR2 存储器电路性能测试 | 第55-56页 |
| 5.4 仪器功能电路性能测试 | 第56-58页 |
| 5.5 本章小结 | 第58-59页 |
| 结论 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 致谢 | 第64页 |
