一种DSP芯片SOC总线的功能验证
| 致谢 | 第5-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 序 | 第9-13页 |
| 1 引言 | 第13-17页 |
| 1.1 课题背景 | 第13-14页 |
| 1.2 国内外研究现状 | 第14页 |
| 1.3 研究方法 | 第14-16页 |
| 1.4 章节安排 | 第16-17页 |
| 2 AHB总线协议 | 第17-49页 |
| 2.1 AMBAAHB协议 | 第17-25页 |
| 2.1.1 AHB基本传输 | 第18-22页 |
| 2.1.2 Slave传输响应 | 第22-23页 |
| 2.1.3 仲裁机制 | 第23-25页 |
| 2.1.4 地址解码 | 第25页 |
| 2.2 AHB总线模块 | 第25-31页 |
| 2.2.1 总线模块简介 | 第26-27页 |
| 2.2.2 信号说明 | 第27-28页 |
| 2.2.3 AHB总线的Lite模式 | 第28页 |
| 2.2.4 功能验证 | 第28-31页 |
| 2.3 AHB总线桥模块(eh2h) | 第31-39页 |
| 2.3.1 总线桥模块简介 | 第31-32页 |
| 2.3.2 信号说明 | 第32-34页 |
| 2.3.3 功能验证 | 第34-38页 |
| 2.3.4 总线桥模块的几个问题 | 第38-39页 |
| 2.4 AHB总线桥模块(h2h) | 第39-43页 |
| 2.4.1 总线桥模块简介 | 第39-40页 |
| 2.4.2 信号说明 | 第40-41页 |
| 2.4.3 功能验证 | 第41-43页 |
| 2.4.4 AHB总线桥的选择 | 第43页 |
| 2.5 AHB总线互连模块 | 第43-48页 |
| 2.5.1 总线互连模块简介 | 第44-45页 |
| 2.5.2 信号说明 | 第45-46页 |
| 2.5.3 功能验证 | 第46-48页 |
| 本章小结 | 第48-49页 |
| 3 AXI总线协议 | 第49-69页 |
| 3.1 AMBAAXI协议 | 第49-58页 |
| 3.1.1 AXI基本传输 | 第50-54页 |
| 3.1.2 通道握手 | 第54-56页 |
| 3.1.3 原子访问 | 第56-58页 |
| 3.1.4 乱序传输 | 第58页 |
| 3.2 AXI总线模块 | 第58-63页 |
| 3.2.1 总线模块简介 | 第59-60页 |
| 3.2.2 信号说明 | 第60-61页 |
| 3.2.3 功能验证 | 第61-63页 |
| 3.3 AXI总线桥模块 | 第63-67页 |
| 3.3.1 总线桥模块简介 | 第63-64页 |
| 3.3.2 信号说明 | 第64-65页 |
| 3.3.3 功能验证 | 第65-67页 |
| 本章小结 | 第67-69页 |
| 4 SOC总线及功能验证 | 第69-95页 |
| 4.1 SOC总线简介 | 第69-75页 |
| 4.1.1 处理器内核相关总线 | 第70-72页 |
| 4.1.2 DMA控制器相关总线 | 第72-74页 |
| 4.1.3 外设访问总线 | 第74-75页 |
| 4.2 由AHB构建的SOC总线 | 第75-85页 |
| 4.2.1 核相关总线及功能验证 | 第75-79页 |
| 4.2.2 DMA相关总线及功能验证 | 第79-82页 |
| 4.2.3 PAB总线及功能验证 | 第82-85页 |
| 4.3 由AHB和AXI构建的SOC总线 | 第85-92页 |
| 4.3.1 核相关总线及功能验证 | 第86-90页 |
| 4.3.2 DMA相关总线及功能验证 | 第90-91页 |
| 4.3.3 PAB总线及功能验证 | 第91-92页 |
| 本章小结 | 第92-95页 |
| 5 结论 | 第95-97页 |
| 参考文献 | 第97-99页 |
| 索引 | 第99-101页 |
| 作者简历 | 第101-105页 |
| 学位论文数据集 | 第105页 |
