一种时域全数字锁相环的设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·锁相环的产生及发展现状 | 第7-8页 |
| ·开发全数字锁相环的意义 | 第8-9页 |
| ·论文结构 | 第9-11页 |
| 第二章 模拟锁相环概论 | 第11-23页 |
| ·锁相环基本结构原理 | 第11-17页 |
| ·压控振荡器 | 第13-14页 |
| ·鉴相器 | 第14页 |
| ·环路滤波器 | 第14-16页 |
| ·电荷泵 | 第16-17页 |
| ·锁相环的工作过程 | 第17-21页 |
| ·时域分析 | 第17-19页 |
| ·频域分析 | 第19-20页 |
| ·锁定与捕获 | 第20-21页 |
| ·锁相环的主要性能参数 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 环路系统的建模与分析 | 第23-43页 |
| ·时域全数字锁相环模型 | 第23-28页 |
| ·环路的系统模型 | 第23-24页 |
| ·环路系统的稳定性分析 | 第24-28页 |
| ·全数字锁相环的Matlab模型 | 第28-31页 |
| ·全数字锁相环的电路实现 | 第31-39页 |
| ·自由环形振荡器 | 第32-34页 |
| ·时间数字转换器 | 第34-36页 |
| ·数控振荡器 | 第36-38页 |
| ·环路滤波器 | 第38页 |
| ·可编程除法器 | 第38-39页 |
| ·鉴频鉴相逻辑 | 第39页 |
| ·全数字锁相环的版图芯片结构 | 第39-41页 |
| ·本章小结 | 第41-43页 |
| 第四章 全数字锁相环的仿真测试分析 | 第43-61页 |
| ·DCO模块的仿真测试数据 | 第43-45页 |
| ·DCO的Jitter性能分析 | 第45-48页 |
| ·时钟偏差 | 第45页 |
| ·时钟抖动 | 第45-46页 |
| ·偏差和抖动的来源 | 第46-48页 |
| ·全数字锁相环的仿真测试结果 | 第48-50页 |
| ·锁定过程 | 第48-49页 |
| ·仿真测试数据 | 第49-50页 |
| ·全数字锁相环的性能分析 | 第50-59页 |
| ·抖动分析 | 第50-53页 |
| ·功耗分析 | 第53-59页 |
| ·本章小结 | 第59-61页 |
| 第五章 总结与展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-68页 |
