基于FPGA的千兆以太网接口设计及其应用
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 研究背景 | 第8-9页 |
| 1.2 论文主要内容和结构安排 | 第9-11页 |
| 第二章 以太网技术与 SOPC 技术介绍 | 第11-19页 |
| 2.1 以太网技术简介 | 第11-15页 |
| 2.1.1 吉比特以太网 | 第11-12页 |
| 2.1.2 以太网 MAC 层简介 | 第12-13页 |
| 2.1.3 UDP/IP 协议系统 | 第13-15页 |
| 2.2 SOPC 技术介绍 | 第15-18页 |
| 2.2.1 NIOS II 处理器 | 第15-16页 |
| 2.2.2 Avalon 总线介绍 | 第16-17页 |
| 2.2.3 基于 IP 核的设计技术 | 第17-18页 |
| 2.3 本章小结 | 第18-19页 |
| 第三章 千兆以太网系统关键模块设计 | 第19-28页 |
| 3.1 系统总体方案 | 第19-21页 |
| 3.1.1 核心芯片介绍 | 第19-20页 |
| 3.1.2 系统处理流程 | 第20-21页 |
| 3.2 以太网传输 | 第21-27页 |
| 3.2.1 MAC 软核 | 第21-23页 |
| 3.2.2 PHY 芯片 | 第23页 |
| 3.2.3 MAC 软核和 PHY 芯片的连接 | 第23-25页 |
| 3.2.4 以太网发送 | 第25-27页 |
| 3.3 本章小结 | 第27-28页 |
| 第四章 千兆以太网系统的控制设计 | 第28-33页 |
| 4.1 MAC 功能配置 | 第28-29页 |
| 4.2 PHY 芯片控制 | 第29-31页 |
| 4.3 控制软件设计 | 第31-32页 |
| 4.4 本章小结 | 第32-33页 |
| 第五章 基于千兆以太网的数字电视基带信号传输系统 | 第33-47页 |
| 5.1 应用背景及相关技术 | 第33-36页 |
| 5.1.1 数字电视和“三网融合” | 第33-34页 |
| 5.1.2 MPEG-2 标准简介 | 第34-36页 |
| 5.2 系统处理流程 | 第36-37页 |
| 5.3 ASI 接口 | 第37-39页 |
| 5.3.1 ASI 接口标准 | 第37-38页 |
| 5.3.2 ASI 接口 IP 核 | 第38-39页 |
| 5.4 数据缓存 | 第39-42页 |
| 5.4.1 SDRAM 数据输入 | 第39-40页 |
| 5.4.2 SDRAM 缓存处理 | 第40-42页 |
| 5.5 以太网部分设计 | 第42页 |
| 5.6 测试与分析 | 第42-46页 |
| 5.6.3 ASI 接口测试 | 第43页 |
| 5.6.4 SDRAM 缓存测试 | 第43-44页 |
| 5.6.5 以太网发送测试 | 第44-45页 |
| 5.6.6 系统整体测试 | 第45-46页 |
| 5.7 本章小结 | 第46-47页 |
| 第六章 基于千兆以太网的 X 光机图像采集系统 | 第47-53页 |
| 6.1 应用背景及技术 | 第47-48页 |
| 6.2 系统设计方案 | 第48-51页 |
| 6.2.1 平板传感器及其接口介绍 | 第49页 |
| 6.2.2 数据采集模块设计 | 第49-50页 |
| 6.2.3 以太网部分设计 | 第50-51页 |
| 6.3 测试与分析 | 第51-52页 |
| 6.4 本章小结 | 第52-53页 |
| 第七章 总结与展望 | 第53-55页 |
| 7.1 论文完成的工作 | 第53页 |
| 7.2 下一步工作 | 第53-55页 |
| 参考文献 | 第55-57页 |
| 发表论文情况说明 | 第57-58页 |
| 致谢 | 第58页 |
