| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-18页 |
| 1.1 课题研究背景和意义 | 第9-11页 |
| 1.2 滤波器研究现状与发展展望 | 第11-16页 |
| 1.2.1 滤波器国外研究现状 | 第11-15页 |
| 1.2.2 滤波器国内研究现状 | 第15-16页 |
| 1.2.3 滤波器发展展望 | 第16页 |
| 1.3 论文主要研究内容 | 第16-18页 |
| 第2章 滤波器相关基础理论与硬件组成概述 | 第18-35页 |
| 2.1 FIR 滤波器的概念及特点 | 第18-19页 |
| 2.2 FIR 滤波器的结构及设计方法 | 第19-25页 |
| 2.2.1 FIR 滤波器的结构 | 第19-21页 |
| 2.2.2 FIR 滤波器的技术指标及参数的含义 | 第21-23页 |
| 2.2.3 FIR 滤波器的设计方法 | 第23-25页 |
| 2.3 基于 FPGA 的 FIR 滤波器的硬件概述 | 第25-33页 |
| 2.3.1 A/D 转换器的概念与应用 | 第26-27页 |
| 2.3.2 A/D 转换器的原理及工作过程 | 第27页 |
| 2.3.3 A/D 转换器的技术参数 | 第27-29页 |
| 2.3.4 FPGA 及其外围电路模块硬件 | 第29页 |
| 2.3.5 FPGA 的内部逻辑 | 第29-30页 |
| 2.3.6 FPGA 的配置模块 | 第30-31页 |
| 2.3.7 USB 数据传输模块硬件电路 | 第31-32页 |
| 2.3.8 USB 规范及其接口芯片 | 第32-33页 |
| 2.3.9 USB 的工作原理 | 第33页 |
| 2.4 本章小结 | 第33-35页 |
| 第3章 基于 FPGA 的高速 FIR 滤波器算法设计 | 第35-45页 |
| 3.1 基于 FPGA 的 FIR 滤波器的算法设计 | 第35-42页 |
| 3.1.1 分布式算法的原理 | 第35-37页 |
| 3.1.2 分布式算法的改进 | 第37-38页 |
| 3.1.3 WALLACE TREE 算法的原理 | 第38-39页 |
| 3.1.4 WALLACE TREE 算法的改进 | 第39-42页 |
| 3.1.5 基于 FPGA 的高速 FIR 滤波器新型的实现方法 | 第42页 |
| 3.2 基于 FPGA 的 FIR 滤波器的系数量化及误差分析 | 第42-43页 |
| 3.3 本章小结 | 第43-45页 |
| 第4章 基于 FPGA 的高速 FIR 滤波器实现 | 第45-60页 |
| 4.1 引言 | 第45页 |
| 4.2 基于 FPGA 的高速 FIR 滤波器 FPGA 模块设计 | 第45-52页 |
| 4.2.1 FPGA 设计流程 | 第45-46页 |
| 4.2.2 时钟管理模块 | 第46-47页 |
| 4.2.3 延时处理模块 | 第47-48页 |
| 4.2.4 预相加模块 | 第48-49页 |
| 4.2.5 地址译码器模块 | 第49-50页 |
| 4.2.6 查找表固定系数存储模块 | 第50-51页 |
| 4.2.7 控制模块 | 第51-52页 |
| 4.3 USB 模块软件设计 | 第52-55页 |
| 4.4 计算机数据处理模块设计 | 第55-58页 |
| 4.4.1 固定系数处理 | 第56-58页 |
| 4.4.2 波形显示处理 | 第58页 |
| 4.5 本章小结 | 第58-60页 |
| 第5章 实验验证及结果分析 | 第60-65页 |
| 5.1 搭建实验环境和系统初始化 | 第60-61页 |
| 5.1.1 实验环境搭建 | 第60页 |
| 5.1.2 系统初始化 | 第60-61页 |
| 5.2 实验结果和分析 | 第61-63页 |
| 5.3 本章小结 | 第63-65页 |
| 结论 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 攻读硕士学位期间所发表的学术论文 | 第71-72页 |
| 致谢 | 第72页 |
