| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第13-18页 |
| 1.1 研究背景及意义 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-15页 |
| 1.3 本文的研究内容及论文结构安排 | 第15-18页 |
| 第二章 脑电信号的理论及系统方案的整体设计 | 第18-31页 |
| 2.1 脑电信号基本知识 | 第18-23页 |
| 2.1.1 自发脑电信号的分类 | 第19-20页 |
| 2.1.2 脑电信号的特点 | 第20页 |
| 2.1.3 诱发脑电信号的分类 | 第20-21页 |
| 2.1.4 诱发脑电信号的特点 | 第21-23页 |
| 2.2 脑电信号的采集 | 第23-26页 |
| 2.2.1 脑电采集的方法 | 第23-24页 |
| 2.2.2 脑电采集的条件 | 第24页 |
| 2.2.3 脑电图检查的作用及意义 | 第24-26页 |
| 2.3 生物反馈机系统方案 | 第26-30页 |
| 2.3.1 生物反馈机控制系统的功能需求 | 第26-28页 |
| 2.3.2 生物反馈机控制系统的总体设计方案 | 第28-30页 |
| 2.4 本章小结 | 第30-31页 |
| 第三章 生物反馈机系统的核心电路设计 | 第31-49页 |
| 3.1 多通道信号放大器调理模块电路设计 | 第31-36页 |
| 3.1.1 多通道信号放大电路原理框图 | 第31-32页 |
| 3.1.2 前置放大器电路设计 | 第32-34页 |
| 3.1.3 第二级和三级放大电路设计 | 第34页 |
| 3.1.4 高通滤波器电路设计 | 第34-36页 |
| 3.2 FPGA多通道采集模块电路设计 | 第36-41页 |
| 3.2.1 多通道同步采集芯片FPGA的选型 | 第36-37页 |
| 3.2.2 多通道同步采集芯片FPGA及其外围电路设计 | 第37-39页 |
| 3.2.3 FPGA核心电压供电电路设计 | 第39-40页 |
| 3.2.4 采集通道选择的电路设计 | 第40-41页 |
| 3.3 DSP信号处理模块电路设计 | 第41-44页 |
| 3.3.1 DSP芯片选型 | 第41-42页 |
| 3.3.2 DSP的外围电路设计 | 第42-43页 |
| 3.3.3 DSP与FPGA的数据并行传输 | 第43-44页 |
| 3.4 ARM主控制器及外围设备模块电路设计 | 第44-46页 |
| 3.4.1 主控制器选型 | 第44-45页 |
| 3.4.2 主控制器ARM与FPGA的数据并行传输 | 第45-46页 |
| 3.5 A/D转换电路设计 | 第46-48页 |
| 3.6 本章小结 | 第48-49页 |
| 第四章 生物反馈机系统模块的实现 | 第49-57页 |
| 4.1 A/D模数转换控制器实现 | 第49-50页 |
| 4.2 FPGA数据缓冲原理 | 第50-52页 |
| 4.3 FPGA的总线互连通信模块 | 第52-56页 |
| 4.3.1 FPGA异步双端口FIFO的实现 | 第52-54页 |
| 4.3.2 FPGA与DSP的数据接口实现 | 第54-55页 |
| 4.3.3 DSP与ARM的数据接口实现 | 第55-56页 |
| 4.4 本章小结 | 第56-57页 |
| 第五章 诱发脑电信号提取算法研究 | 第57-64页 |
| 5.1 脑诱发电位特征的提取 | 第57页 |
| 5.2 传统叠加平均算法 | 第57-59页 |
| 5.3 基于IIR滤波对叠加平均算法的改进 | 第59-61页 |
| 5.4 基于IIR滤波的自适应干扰相消算法 | 第61-63页 |
| 5.5 本章小结 | 第63-64页 |
| 第六章 系统实验仿真及其分析 | 第64-68页 |
| 6.1 硬件实物图 | 第64-65页 |
| 6.2 A/D模块的仿真测试 | 第65-66页 |
| 6.3 系统测试与分析 | 第66-67页 |
| 6.4 本章小结 | 第67-68页 |
| 总结与展望 | 第68-69页 |
| 参考文献 | 第69-73页 |
| 攻读学位期间发表的论文 | 第73-75页 |
| 致谢 | 第75页 |