| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-20页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 相关研究工作 | 第11-13页 |
| 1.3 预备知识 | 第13-18页 |
| 1.3.1 不同类型的稀疏矩阵存储格式 | 第13-17页 |
| 1.3.2 CUDA、GPU和异构并行机 | 第17-18页 |
| 1.4 论文安排 | 第18-20页 |
| 第二章 稀疏矩阵向量乘在GPU上的性能预估 | 第20-37页 |
| 2.1 引言 | 第20-21页 |
| 2.2 SpMV性能预估模型 | 第21-28页 |
| 2.2.1 步骤一: 构造性能预估参数 | 第21-23页 |
| 2.2.2 步骤二: 拟合性能预估函数 | 第23-28页 |
| 2.3 数值实验结果与分析 | 第28-35页 |
| 2.4 本章小结 | 第35-37页 |
| 第三章 CG方法在CPU+GPU架构上的性能预估 | 第37-51页 |
| 3.1 引言 | 第37-38页 |
| 3.2 CG方法在CPU+GPU架构上的性能预估 | 第38-45页 |
| 3.3 实验结果分析 | 第45-50页 |
| 3.4 本章小结 | 第50-51页 |
| 第四章 CG和MCG在CPU+GPU架构上的高效实现 | 第51-57页 |
| 4.1 引言 | 第51页 |
| 4.2 CG方法在CPU+GPU架构上的重叠 | 第51-52页 |
| 4.3 MCG算法在CPU+GPU架构上的重叠 | 第52-54页 |
| 4.4 数值实验 | 第54-55页 |
| 4.5 本章小结 | 第55-57页 |
| 总结与展望 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 附录 | 第63页 |