BDS-1I卫星信号捕获跟踪算法研究与硬件设计
| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 序言 | 第9-12页 |
| 1 引言 | 第12-16页 |
| 1.1 研究背景 | 第12-13页 |
| 1.2 国内外研究现状 | 第13-14页 |
| 1.3 本论文主要研究内容及章节安排 | 第14-16页 |
| 2 BDS系统与捕获跟踪原理 | 第16-32页 |
| 2.1 BDS系统概述 | 第16-19页 |
| 2.1.1 BDS定位系统简介 | 第16-17页 |
| 2.1.2 其它几种卫星导航系统分析与比较 | 第17-18页 |
| 2.1.3 BDS接收机原理 | 第18-19页 |
| 2.2 BDS卫星导航信号的结构及特性 | 第19-25页 |
| 2.2.1 载波 | 第19-20页 |
| 2.2.2 测距码 | 第20-21页 |
| 2.2.3 数据码 | 第21-22页 |
| 2.2.4 NH二次编码 | 第22-23页 |
| 2.2.5 调制方式 | 第23-24页 |
| 2.2.6 多普勒频率 | 第24-25页 |
| 2.3 卫星捕获跟踪原理 | 第25-31页 |
| 2.3.1 经典捕获算法原理 | 第25-28页 |
| 2.3.2 经典跟踪算法原理 | 第28-31页 |
| 2.4 本章小结 | 第31-32页 |
| 3 BDS-1I捕获跟踪算法研究与硬件代码设计 | 第32-48页 |
| 3.1 BDS-1I导航信号的捕获电路设计 | 第32-37页 |
| 3.1.1 载波发生器电路设计 | 第32-33页 |
| 3.1.2 C/A码发生器电路设计 | 第33-36页 |
| 3.1.3 捕获模块总体设计 | 第36-37页 |
| 3.2 BDS-1I导航信号的跟踪电路设计 | 第37-41页 |
| 3.2.1 C/A码跟踪电路设计 | 第37-38页 |
| 3.2.2 频率跟踪电路设计 | 第38-40页 |
| 3.2.3 跟踪模块总体设计 | 第40-41页 |
| 3.3 星历解调与BCH纠错电路设计 | 第41-43页 |
| 3.3.1 星历解调电路设计 | 第41-42页 |
| 3.3.2 同步码识别与BCH纠错电路设计 | 第42-43页 |
| 3.4 算法验证 | 第43-47页 |
| 3.4.1 软件验证平台与软件验证结果 | 第43-45页 |
| 3.4.2 硬件验证平台与硬件验证结果 | 第45-47页 |
| 3.5 本章小结 | 第47-48页 |
| 4 BDS捕获跟踪电路ASIC实现 | 第48-70页 |
| 4.1 数字ASIC设计流程简介 | 第48-49页 |
| 4.2 捕获跟踪电路逻辑综合(DC) | 第49-57页 |
| 4.2.1 可测试性综合流程与重要约束参数设置 | 第49-54页 |
| 4.2.2 可测试性综合结果分析 | 第54-57页 |
| 4.3 捕获跟踪电路PRE STA检查 | 第57-59页 |
| 4.4 捕获跟踪电路自动测试向量生成(ATPG) | 第59-60页 |
| 4.5 捕获跟踪电路形式验证 | 第60-61页 |
| 4.6 捕获跟踪电路自动布局布线(P&R) | 第61-67页 |
| 4.6.1 读入设计 | 第61-62页 |
| 4.6.2 布局优化(Foorplan) | 第62-63页 |
| 4.6.3 放置基本单元 | 第63页 |
| 4.6.4 插入时钟树(Clock Tree) | 第63-65页 |
| 4.6.5 布局布线 | 第65-66页 |
| 4.6.6 导出文件 | 第66-67页 |
| 4.7 捕获跟踪电路POST STA检查 | 第67-68页 |
| 4.8 捕获跟踪电路物理验证 | 第68-69页 |
| 4.9 本章总结 | 第69-70页 |
| 5 结论 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 作者简历及攻读硕士学位期间取得的研究成果 | 第75-77页 |
| 学位论文数据集 | 第77页 |
