基于FPGA的E1与以太网适配器的设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 概述 | 第9-10页 |
| 1.2 项目背景和意义 | 第10-12页 |
| 1.2.1 项目背景 | 第10页 |
| 1.2.2 研究意义 | 第10-12页 |
| 1.3 论文主要内容及安排 | 第12-13页 |
| 第二章 E1与以太网适配器的基本功能与结构选型 | 第13-18页 |
| 2.1 E1接口规范 | 第13-14页 |
| 2.2 以太网基础知识 | 第14-15页 |
| 2.3 所在系统的整体架构 | 第15-16页 |
| 2.4 原理、功能及作用 | 第16-17页 |
| 2.5 本章小结 | 第17-18页 |
| 第三章 E1与以太网适配器硬件设计 | 第18-35页 |
| 3.1 适配器硬件总体结构 | 第18页 |
| 3.2 FPGA电路设计 | 第18-21页 |
| 3.2.1 FPGA的选择 | 第18-20页 |
| 3.2.2 FPGA的设计 | 第20-21页 |
| 3.3 处理器设计 | 第21-27页 |
| 3.3.1 可编程片上系统及NiosⅡ处理器简介 | 第21-22页 |
| 3.3.2 Avalon总线简介 | 第22页 |
| 3.3.3 Nios Ⅱ处理器硬件设计 | 第22-27页 |
| 3.4 片外存储器设计 | 第27-29页 |
| 3.4.1 SDRAM设计 | 第27-28页 |
| 3.4.2 FLASH设计 | 第28-29页 |
| 3.5 E1接口电路设计 | 第29-33页 |
| 3.5.1 E1接口发送电路设计 | 第29-30页 |
| 3.5.2 E1接口接收电路设计 | 第30-33页 |
| 3.6 以太网接口电路设计 | 第33-34页 |
| 3.7 本章小结 | 第34-35页 |
| 第四章 E1与以太网适配器软件设计 | 第35-60页 |
| 4.1 适配器FPGA逻辑设计 | 第35-48页 |
| 4.1.1 E1接口逻辑设计 | 第35-44页 |
| 4.1.2 HDLC模块逻辑设计 | 第44-47页 |
| 4.1.3 适配器FPGA逻辑设计小结 | 第47-48页 |
| 4.2 适配器NiosⅡ软件设计 | 第48-59页 |
| 4.2.1 适配器软件设计概述 | 第48-50页 |
| 4.2.2 开发环境生成 | 第50-51页 |
| 4.2.3 uC/OS-Ⅱ实时操作系统 | 第51-52页 |
| 4.2.4 DM9000B控制子模块 | 第52-54页 |
| 4.2.5 UDP协议栈 | 第54-57页 |
| 4.2.6 HDLC控制子模块 | 第57-59页 |
| 4.3 本章小结 | 第59-60页 |
| 第五章 调试测试与结果分析 | 第60-68页 |
| 5.1 E1与以太网适配器功能 | 第60页 |
| 5.2 E1与以太网适配器性能 | 第60页 |
| 5.3 调试工作步骤与方法 | 第60-61页 |
| 5.4 适配器功能测试 | 第61-66页 |
| 5.4.1 内部回环测试 | 第61-65页 |
| 5.4.2 外部回环测试 | 第65-66页 |
| 5.5 测试结果 | 第66-67页 |
| 5.6 本章小结 | 第67-68页 |
| 结论 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 附录 1 E1与以太网适配器图片 | 第71-72页 |
| 附录 2 filter模块源代码 | 第72-74页 |
| 致谢 | 第74-75页 |
| 附件 | 第75页 |
