| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 符号与缩写含义清单 | 第9-10页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究目的和意义 | 第10-11页 |
| 1.2 信号发生器国内外发展现状 | 第11-13页 |
| 1.3 论文的主要工作 | 第13-14页 |
| 第二章 调制信号数字滤波原理 | 第14-25页 |
| 2.1 单边带希尔伯特滤波 | 第14-16页 |
| 2.2 数字脉冲成型滤波 | 第16-20页 |
| 2.2.1 升余弦滤波器 | 第16-17页 |
| 2.2.2 余弦滚降系数 | 第17-18页 |
| 2.2.3 双边截断码元数 | 第18-19页 |
| 2.2.4 插值倍数 | 第19-20页 |
| 2.3 多速率数字滤波 | 第20-24页 |
| 2.3.1 半带滤波器 | 第20-22页 |
| 2.3.2 积分梳状滤波器 | 第22-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 信号发生器硬件设计 | 第25-40页 |
| 3.1 总体方案及设计指标 | 第25-28页 |
| 3.2 可编程FPGA选型 | 第28-30页 |
| 3.3 上变频模块设计 | 第30-35页 |
| 3.3.1 上变频芯片选型 | 第30-31页 |
| 3.3.2 环路滤波器 | 第31-32页 |
| 3.3.3 射频变压器 | 第32-33页 |
| 3.3.4 重构滤波器 | 第33-35页 |
| 3.4 触控屏模块 | 第35-36页 |
| 3.5 PCB板设计 | 第36-39页 |
| 3.6 本章小结 | 第39-40页 |
| 第四章 FPGA可编程硬件设计 | 第40-78页 |
| 4.1 基带生成可编程逻辑设计 | 第40-54页 |
| 4.1.1 脉冲成型滤波器 | 第40-43页 |
| 4.1.2 希尔伯特滤波器 | 第43-46页 |
| 4.1.3 ASK调制模块 | 第46-48页 |
| 4.1.4 QAM调制模块 | 第48-51页 |
| 4.1.5 DPSK、FSK调制模块 | 第51-52页 |
| 4.1.6 MSK调制模块 | 第52-54页 |
| 4.2 QSYS硬件平台搭建 | 第54-68页 |
| 4.2.1 AVALON总线 | 第54-57页 |
| 4.2.2 基带控制IP | 第57-59页 |
| 4.2.3 RA8875显示控制器接口设计 | 第59-63页 |
| 4.2.4 QSYS系统配置 | 第63-68页 |
| 4.3 时序收敛设计 | 第68-77页 |
| 4.3.1 系统内部时钟时序设计 | 第68-71页 |
| 4.3.2 SDRAM时序设计 | 第71-73页 |
| 4.3.3 AD9957并行输出时序设计 | 第73-75页 |
| 4.3.4 IQ链路匹配 | 第75-77页 |
| 4.4 本章小结 | 第77-78页 |
| 第五章 Nios SBT for Eclipse软件平台设计 | 第78-91页 |
| 5.1 uC/OSⅡ操作系统配置 | 第78-80页 |
| 5.2 uC/GUI图形界面系统 | 第80-85页 |
| 5.2.1 uC/GUI移植 | 第80-81页 |
| 5.2.2 触控屏驱动对接 | 第81-85页 |
| 5.3 uC/GUI图形界面设计 | 第85-88页 |
| 5.4 系统初始化 | 第88-90页 |
| 5.5 本章小结 | 第90-91页 |
| 第六章 软硬件调试与验证 | 第91-99页 |
| 6.0 测试平台搭建 | 第91页 |
| 6.1 单音测试 | 第91-93页 |
| 6.2 成型滤波器余弦滚降系数测试结果 | 第93页 |
| 6.3 ASK测试结果 | 第93-94页 |
| 6.4 2DPSK/2FSK/MSK调试结果 | 第94-95页 |
| 6.5 单边带希尔伯特滤波调试结果 | 第95-96页 |
| 6.6 QAM调制测试结果 | 第96-98页 |
| 6.7 本章小结 | 第98-99页 |
| 第七章 总结与展望 | 第99-101页 |
| 参考文献 | 第101-105页 |
| 致谢 | 第105-106页 |
| 攻读硕士学位期间主要科研成果 | 第106-107页 |
| 附录A 上变频模块原理图 | 第107-108页 |
| 附录B FPGA配置原理图 | 第108-111页 |
| 附录C 触控屏接口原理图 | 第111-112页 |
| 附录D 高阶调制信号发生器整板 | 第112页 |