| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 引言 | 第15页 |
| 1.2 视频压缩与编码概述 | 第15-18页 |
| 1.2.1 视频编码基本原理 | 第15-17页 |
| 1.2.2 视频压缩标准发展简介 | 第17-18页 |
| 1.3 本文研究工作 | 第18-19页 |
| 1.4 本文的结构安排 | 第19-21页 |
| 第二章 HEVC帧内编码相关介绍 | 第21-37页 |
| 2.1 HEVC编码框架 | 第21-22页 |
| 2.2 HEVC编码标准新特性 | 第22-31页 |
| 2.2.1 四叉树分割结构 | 第22-24页 |
| 2.2.2 帧内预测模式 | 第24-25页 |
| 2.2.3 率失真优化技术 | 第25-28页 |
| 2.2.4 相邻块的相关性 | 第28-29页 |
| 2.2.5 编解码并行处理技术 | 第29-31页 |
| 2.3 HEVC帧内编码硬件实现难点 | 第31-36页 |
| 2.3.1 HEVC帧内编码流程 | 第31-32页 |
| 2.3.2 基于RD代价的HEVC细选过程 | 第32-33页 |
| 2.3.3 HEVC帧内编码回路对数据吞吐量的影响 | 第33-35页 |
| 2.3.4 HEVC帧内编码国内外研究现状 | 第35-36页 |
| 2.4 本章小结 | 第36-37页 |
| 第三章 高吞吐率的HEVC帧内编码回路设计 | 第37-47页 |
| 3.1 HEVC帧内编码处理回路整体设计方案 | 第37-40页 |
| 3.2 传统的CTU处理顺序 | 第40-42页 |
| 3.3 CTU处理顺序的改动 | 第42-46页 |
| 3.4 本章小节 | 第46-47页 |
| 第四章 HEVC帧内编码处理回路中相关模块的VLSI设计 | 第47-69页 |
| 4.1 重建像素生成模块 | 第47-53页 |
| 4.1.1 RD代价计算方式 | 第47页 |
| 4.1.2 残差缓存模块 | 第47-49页 |
| 4.1.3 失真计算模块 | 第49-51页 |
| 4.1.4 模式选择模块 | 第51页 |
| 4.1.5 重建像素保存模块 | 第51-53页 |
| 4.2 参考样点选取模块 | 第53-62页 |
| 4.2.1 信息记录模块 | 第53-56页 |
| 4.2.2 候选模式接收模块 | 第56-57页 |
| 4.2.3 CTU外部重建像素提供模块 | 第57-60页 |
| 4.2.4 预测信息提供模块 | 第60-62页 |
| 4.3 功能验证 | 第62-65页 |
| 4.3.1 模块功能验证 | 第62-65页 |
| 4.3.2 系统功能验证 | 第65页 |
| 4.4 综合报告 | 第65-66页 |
| 4.5 性能分析 | 第66-67页 |
| 4.6 本章小结 | 第67-69页 |
| 第五章 总结与展望 | 第69-71页 |
| 5.1 研究工作总结 | 第69页 |
| 5.2 未来工作展望 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73-75页 |
| 作者简介 | 第75-76页 |