基于CUDA的频域FIR滤波并行算法研究
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 目录 | 第8-11页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 频域FIR滤波器背景及意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-13页 |
| 1.3 本文主要工作 | 第13-14页 |
| 1.4 本文组织结构 | 第14-15页 |
| 第2章 并行计算与CUDA编程理论 | 第15-31页 |
| 2.1 基本概念 | 第15-16页 |
| 2.1.1 并行计算 | 第15页 |
| 2.1.2 高并行性的无限追求 | 第15-16页 |
| 2.2 GPU理论简介 | 第16-18页 |
| 2.2.1 GPU发展历史 | 第16-17页 |
| 2.2.2 GPU作为并行处理器 | 第17-18页 |
| 2.2.3 从GPGPU到CUDA | 第18页 |
| 2.3 CUDA编程原理 | 第18-25页 |
| 2.3.1 CUDA编程模型 | 第18-19页 |
| 2.3.2 内核函数与线程 | 第19-22页 |
| 2.3.3 设备内存与数据传输 | 第22-24页 |
| 2.3.4 CUDA异步并行执行 | 第24-25页 |
| 2.4 CUDA软件体系 | 第25-26页 |
| 2.5 GPU架构 | 第26-29页 |
| 2.5.1 GPU硬件架构 | 第26-28页 |
| 2.5.2 GPU与CPU的差别 | 第28-29页 |
| 2.6 本章小结 | 第29-31页 |
| 第3章 FIR数字滤波器的原理 | 第31-37页 |
| 3.1 数字信号滤波器 | 第31-32页 |
| 3.2 FIR数字滤波器的结构 | 第32-34页 |
| 3.3 基于频域设计FIR数字滤波器 | 第34-35页 |
| 3.3.1 窗函数法设计原理 | 第34页 |
| 3.3.2 窗函数法设计步骤 | 第34-35页 |
| 3.3.3 频域FIR滤波设计原理 | 第35页 |
| 3.4 本章小结 | 第35-37页 |
| 第4章 并行频域FIR滤波算法设计与实现 | 第37-55页 |
| 4.1 频域FIR滤波并行算法的设计 | 第37-40页 |
| 4.1.1 重叠保留法简介 | 第37-38页 |
| 4.1.2 基于频域FIR滤波并行算法 | 第38-39页 |
| 4.1.3 并行算法的任务分配 | 第39-40页 |
| 4.2 频域FIR滤波在CPU上的实现 | 第40-42页 |
| 4.2.1 FFTW简介 | 第40-41页 |
| 4.2.2 算法流程步骤 | 第41页 |
| 4.2.3 CPU频域滤波实现过程 | 第41-42页 |
| 4.3 基于CUDA并行频域FIR滤波算法实现 | 第42-46页 |
| 4.3.1 算法流程步骤 | 第42-43页 |
| 4.3.2 算法实现过程 | 第43-46页 |
| 4.4 算法验证与实验结果分析 | 第46-50页 |
| 4.4.1 MATLAB实现1024阶滤波器 | 第46-48页 |
| 4.4.2 频域FIR滤波的结果验证 | 第48-50页 |
| 4.5 基于CUDA频域FIR滤波并行算法的优化 | 第50-53页 |
| 4.5.1 优化的基本方法 | 第50-51页 |
| 4.5.2 优化具体过程 | 第51-53页 |
| 4.6 本章小结 | 第53-55页 |
| 第5章 算法的性能分析 | 第55-63页 |
| 5.1 测试环境及方法 | 第55-56页 |
| 5.1.1 实验环境 | 第55页 |
| 5.1.2 测试方法 | 第55-56页 |
| 5.2 性能分析 | 第56-61页 |
| 5.2.1 吞吐量 | 第56页 |
| 5.2.2 加速比 | 第56-58页 |
| 5.2.3 算法FMA运算能力 | 第58-59页 |
| 5.2.4 SM与Block的关系对性能的影响 | 第59-60页 |
| 5.2.5 频域滤波结果的时延 | 第60-61页 |
| 5.3 本章小结 | 第61-63页 |
| 第6章 总结与展望 | 第63-65页 |
| 6.1 本文主要工作总结 | 第63页 |
| 6.2 展望 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 致谢 | 第69页 |
