| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 引言 | 第8-13页 |
| 1.1 课题研究背景和意义 | 第8-10页 |
| 1.2 论文主要工作与贡献 | 第10-11页 |
| 1.3 论文的组织安排 | 第11-13页 |
| 第二章 时钟交叠ADC的系统性研究 | 第13-25页 |
| 2.1 奈奎斯特A/D转换器的基本结构 | 第13-16页 |
| 2.1.1 快闪型(flash)结构 | 第13-14页 |
| 2.1.2 逐次逼近型(SAR)结构 | 第14-15页 |
| 2.1.3 流水线型(pipeline)结构 | 第15-16页 |
| 2.2 模数转换器的性能参数 | 第16-19页 |
| 2.2.1 静态特性参数 | 第16-18页 |
| 2.2.2 动态特性参数 | 第18-19页 |
| 2.3 时钟交叠(Time-Interleaved)ADC及其非理想因素 | 第19-23页 |
| 2.3.1 失调失配对TI ADC的影响 | 第20-21页 |
| 2.3.2 增益失配对TI ADC的影响 | 第21-22页 |
| 2.3.3 时间偏差对TI ADC的影响 | 第22-23页 |
| 2.4 本次设计TI ADC系统指标 | 第23-24页 |
| 2.5 本章小结 | 第24-25页 |
| 第三章 时钟交叠SAR ADC后台校准算法设计 | 第25-45页 |
| 3.1 失调误差校准技术 | 第25-31页 |
| 3.1.1 前台校准技术研究 | 第25-26页 |
| 3.1.2 基于统计平均算法的后台校准技术设计及验证 | 第26-31页 |
| 3.2 增益失配校准技术 | 第31-36页 |
| 3.2.1 基于卷积算法的校准技术研究 | 第31-32页 |
| 3.2.2 基于平均功率算法的校准技术设计及验证 | 第32-36页 |
| 3.3 时间偏差校准技术 | 第36-44页 |
| 3.3.1 基于最大相关系数算法的校准技术研究 | 第36-37页 |
| 3.3.2 基于改进的平均过零点数算法的校准技术设计与验证 | 第37-44页 |
| 3.4 本章小结 | 第44-45页 |
| 第四章 单通道逐次逼近模数转换器设计 | 第45-64页 |
| 4.1 SAR ADC工作原理 | 第45-48页 |
| 4.1.1 全差分二进制搜索算法 | 第46-47页 |
| 4.1.2 电容电荷分配过程 | 第47-48页 |
| 4.2 DAC设计 | 第48-54页 |
| 4.2.1 单位电容匹配度的影响及其尺寸取值范围 | 第49-53页 |
| 4.2.2 极板寄生电容的影响 | 第53页 |
| 4.2.3 电容阵列版图设计 | 第53-54页 |
| 4.3 动态比较器设计 | 第54-59页 |
| 4.3.1 锁存器设计 | 第55-57页 |
| 4.3.2 前置预放大器设计 | 第57-58页 |
| 4.3.3 关键信号线版图布局 | 第58-59页 |
| 4.4 SAR控制逻辑设计 | 第59-61页 |
| 4.5 延迟单元设计 | 第61-62页 |
| 4.6 本章小结 | 第62-64页 |
| 第五章 系统仿真分析 | 第64-70页 |
| 5.1 SAR ADC仿真分析以及版图布局 | 第64-67页 |
| 5.2 时钟交叠ADC仿真分析以及版图布局 | 第67-70页 |
| 第六章 总结与展望 | 第70-72页 |
| 6.1 论文总结 | 第70页 |
| 6.2 未来展望 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 致谢 | 第75-76页 |
