密钥隔离安全扫描链电路设计与实现
| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 专用术语注释表 | 第8-9页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 课题的研究意义和背景 | 第9-11页 |
| 1.1.1 信息安全与加密芯片 | 第9-10页 |
| 1.1.2 扫描链设计 | 第10页 |
| 1.1.3 扫描链与芯片安全 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 本文内容及结构安排 | 第12-14页 |
| 第二章 加密芯片可测试性设计与旁路攻击综述 | 第14-32页 |
| 2.1 AES加密算法简介 | 第14-17页 |
| 2.1.1 AES加密算法起源 | 第14-15页 |
| 2.1.2 AES加密原理 | 第15-17页 |
| 2.2 可测试性设计技术简介 | 第17-21页 |
| 2.2.1 扫描设计技术简介 | 第17-19页 |
| 2.2.2 内建自测试技术简介 | 第19-20页 |
| 2.2.3 边界扫描测试技术简介 | 第20-21页 |
| 2.3 基于扫描链的旁路攻击及密钥保护技术 | 第21-30页 |
| 2.3.1 旁路攻击简介 | 第21-23页 |
| 2.3.2 加密芯片旁路攻击与密钥保护技术综述 | 第23-27页 |
| 2.3.3 基于扫描链的AES加密芯片旁路攻击 | 第27-30页 |
| 2.4 本章小结 | 第30-32页 |
| 第三章 密钥隔离安全扫描链电路设计 | 第32-44页 |
| 3.1 密钥隔离安全扫描链设计思路 | 第32-35页 |
| 3.1.1 现有的安全扫描技术综述 | 第32-34页 |
| 3.1.2 密钥隔离安全扫描链设计思路 | 第34-35页 |
| 3.2 密钥隔离安全扫描链电路设计 | 第35-43页 |
| 3.2.1 密钥隔离安全扫描链整体电路框图 | 第35-37页 |
| 3.2.2 安全扫描链设计 | 第37-38页 |
| 3.2.3 密钥隔离控制电路设计 | 第38-43页 |
| 3.3 本章小结 | 第43-44页 |
| 第四章 密钥隔离安全扫描链实现及其安全性验证 | 第44-63页 |
| 4.1 实验设计环境及流程 | 第44-47页 |
| 4.1.1 EDA工具介绍 | 第44-45页 |
| 4.1.2 设计流程简介 | 第45-47页 |
| 4.2 AES加密芯片RTL实现 | 第47-52页 |
| 4.3 安全扫描链实现 | 第52-57页 |
| 4.3.1 门级网表生成 | 第52-54页 |
| 4.3.2 扫描链插入 | 第54-55页 |
| 4.3.3 安全扫描链实现 | 第55-56页 |
| 4.3.4 密钥隔离控制电路实现 | 第56-57页 |
| 4.4 密钥隔离安全扫描链安全性分析 | 第57-62页 |
| 4.4.1 密钥隔离控制电路安全性分析 | 第58页 |
| 4.4.2 安全扫描链安全性分析 | 第58-61页 |
| 4.4.3 技术方案安全性对比分析 | 第61-62页 |
| 4.5 本章小结 | 第62-63页 |
| 第五章 总结与展望 | 第63-65页 |
| 5.1 总结 | 第63-64页 |
| 5.2 展望 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 附录1 攻读硕士学位期间撰写的论文 | 第67-68页 |
| 致谢 | 第68页 |
