一款应用于DSP的流水线ADC优化设计
| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 研究背景 | 第9-10页 |
| 1.2 模数转换器研究现状 | 第10-11页 |
| 1.3 论文排版及电路设计思路简介 | 第11-13页 |
| 第2章 ADC主要性能指标、工作原理及误差分析 | 第13-33页 |
| 2.1 ADC的选型 | 第13-18页 |
| 2.1.1 全并行模数转换器 | 第13-14页 |
| 2.1.2 两步式模数转换器 | 第14页 |
| 2.1.3 逐次比较型模数转换器 | 第14-16页 |
| 2.1.4 流水线型模数转换器 | 第16-18页 |
| 2.2 ADC主要参数指标简介 | 第18-21页 |
| 2.3 流水线型ADC的工作原理 | 第21-23页 |
| 2.4 ADC误差分析 | 第23-33页 |
| 2.4.1 热噪声 | 第23-25页 |
| 2.4.2 衬底噪声 | 第25-26页 |
| 2.4.3 沟道电荷注入与时钟馈通效应 | 第26-27页 |
| 2.4.4 各通道间失调 | 第27-28页 |
| 2.4.5 运放增益误差和非线性误差 | 第28-30页 |
| 2.4.6 冗余位校准技术 | 第30-33页 |
| 第3章 ADC设计指标及设计方案 | 第33-44页 |
| 3.1 ADC设计电气指标要求 | 第33页 |
| 3.2 ADC整体设计方案 | 第33-40页 |
| 3.3 ADC功能简介 | 第40-44页 |
| 第4章 流水线ADC模拟电路设计 | 第44-57页 |
| 4.1 前端采样保持电路设计 | 第44-51页 |
| 4.1.1 运放的设计 | 第47-50页 |
| 4.1.2 运放仿真结果 | 第50-51页 |
| 4.2 单级 3.5 位流水线电路设计 | 第51-53页 |
| 4.2.1 Sub-ADC电路设计 | 第51-52页 |
| 4.2.2 MDAC电路设计 | 第52-53页 |
| 4.3 冗余位校准电路以及延时对齐电路设计 | 第53-55页 |
| 4.4 基准模块设计 | 第55-57页 |
| 第5章 流水线ADC数字电路设计 | 第57-64页 |
| 5.1 数字模块整体结构图 | 第57-58页 |
| 5.2 自动排序器状态机设计 | 第58-59页 |
| 5.3 偏移校准模块设计 | 第59-60页 |
| 5.4 时钟系统设计 | 第60-61页 |
| 5.5 数字部分设计的仿真结果 | 第61-64页 |
| 第6章 版图设计、整体电路仿真及测试结果 | 第64-70页 |
| 6.1 版图设计技巧及其重要意义 | 第64页 |
| 6.2 各模块版图简介 | 第64-67页 |
| 6.2.1 前端采样保持电路版图 | 第65-66页 |
| 6.2.2 Sub-ADC电路版图 | 第66页 |
| 6.2.3 MDAC电路版图 | 第66页 |
| 6.2.4 基准模块版图 | 第66-67页 |
| 6.3 整体电路仿真 | 第67-68页 |
| 6.4 ADC测试结果 | 第68-70页 |
| 第7章 总结与展望 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 致谢 | 第75-76页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第76页 |
