| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 引言 | 第10-21页 |
| ·半导体存储器的定义及地位 | 第10页 |
| ·半导体存储器的分类及应用 | 第10-11页 |
| ·SRAM存储器 | 第11-12页 |
| ·嵌入式SRAM存储器 | 第12-17页 |
| ·嵌入式SRAM的应用和重要性 | 第12-15页 |
| ·嵌入式SRAM电路性能的评估 | 第15-16页 |
| ·嵌入式SRAM存储器的发展趋势 | 第16-17页 |
| ·嵌入式SRAM编译器 | 第17-19页 |
| ·嵌入式SRAM编译器的概念 | 第17页 |
| ·嵌入式SRAM编译器的设计原理和意义 | 第17页 |
| ·对嵌入式SRAM编译器的功能要求 | 第17-19页 |
| ·各章工作安排和主要内容 | 第19-20页 |
| ·本论文的主要工作和意义 | 第20-21页 |
| 第二章 SRAM存储器的原理和结构 | 第21-45页 |
| ·SRAM的主要组成部分 | 第21-22页 |
| ·SRAM的端口和时序 | 第22-24页 |
| ·SRAM的端口 | 第22-23页 |
| ·SRAM的时序 | 第23-24页 |
| ·SRAM存储单元 | 第24-34页 |
| ·六管CMOS SRAM单元 | 第25-29页 |
| ·带有多晶硅负载的四管SRAM单元 | 第29-30页 |
| ·四管无负载SRAM单元 | 第30-32页 |
| ·DICE结构的存储单元 | 第32页 |
| ·双端口八晶体管SRAM单元 | 第32-33页 |
| ·关于单元版图的考虑 | 第33-34页 |
| ·灵敏放大器 | 第34-37页 |
| ·灵敏放大器的作用 | 第34-35页 |
| ·几种常用的灵敏放大器 | 第35-37页 |
| ·写驱动 | 第37-38页 |
| ·行译码和列复用器 | 第38-40页 |
| ·时序控制方案 | 第40-44页 |
| ·以延迟线为基础的时序控制 | 第41页 |
| ·以复制单元回路为基础的时序控制 | 第41-44页 |
| ·流水线时序控制 | 第44页 |
| ·SRAM的低功耗设计技术 | 第44-45页 |
| 第三章 版图文件的生成 | 第45-62页 |
| ·二进制表示版图文件的方法 | 第45-53页 |
| ·版图文件与二进制数据流 | 第45-47页 |
| ·封闭元素的表示方法 | 第47-48页 |
| ·环形元素的表示方法 | 第48-49页 |
| ·Path元素的二进制流表示方法 | 第49-50页 |
| ·文本元素的二进制流表示方法 | 第50-51页 |
| ·结构体与电路单元 | 第51-52页 |
| ·结构体引用 | 第52-53页 |
| ·版图文件的组成 | 第53-54页 |
| ·版图文件的组成 | 第53-54页 |
| ·GDS文件表示电路的方法 | 第54页 |
| ·SRAM版图编译的实现 | 第54-62页 |
| ·编译原理：基于基本单元的拼接 | 第54页 |
| ·版图生成的准备工作 | 第54-55页 |
| ·对版图文件操作的C程序设计 | 第55-57页 |
| ·版图的拼接算法 | 第57-59页 |
| ·加入文本元素 | 第59页 |
| ·加入Path元素及其他图形元素 | 第59-60页 |
| ·顶层模块的生成流程 | 第60-61页 |
| ·版图文件生成流程 | 第61-62页 |
| 第四章 cdl网表的生成 | 第62-68页 |
| ·cdl网表的作用 | 第62页 |
| ·cdl网表文件的结构 | 第62-63页 |
| ·cdl中电路的表示方法 | 第63页 |
| ·网表中对其他子电路的调用方式 | 第63-64页 |
| ·网表的层次化结构 | 第64-65页 |
| ·网表生成的准备工作 | 第65-66页 |
| ·电路模块的划分及拼接方式 | 第65-66页 |
| ·子电路网表库的准备 | 第66页 |
| ·顶层电路模块的生成算法 | 第66-67页 |
| ·cdl网表文件的生成 | 第67-68页 |
| 第五章 Lef文件的生成 | 第68-73页 |
| ·Lef文件的定义和作用 | 第68页 |
| ·Lef文件的结构和内容 | 第68-71页 |
| ·文件基本信息的描述 | 第68-69页 |
| ·布局布线规则 | 第69页 |
| ·Lef文件对电路单元几何信息的描述 | 第69-71页 |
| ·Lef文件生成的准备工作 | 第71页 |
| ·制作头文件 | 第71页 |
| ·归纳SRAM各引脚坐标信息的变化规律 | 第71页 |
| ·Lef文件的编译原理 | 第71-72页 |
| ·Lef文件的生成算法 | 第72-73页 |
| 第六章 Lib文件的生成 | 第73-79页 |
| ·Lib文件的功能 | 第73页 |
| ·Lib文件所包含的信息 | 第73-74页 |
| ·Lib文件的组成及其表示信息的方法 | 第74-75页 |
| ·Lib文件的组成 | 第74-75页 |
| ·特定的SRAM存储器的特征化 | 第75-76页 |
| ·某系列SRAM存储器特征化参数的获取 | 第76-78页 |
| ·SRAM特征化参数建模 | 第76-77页 |
| ·分类别曲线拟合求SRAM特征化参数 | 第77页 |
| ·线性回归法求拟合曲线 | 第77-78页 |
| ·Lib文件的生成步骤 | 第78-79页 |
| ·Lib文件编译的准备工作 | 第78页 |
| ·Lib文件的生成 | 第78-79页 |
| 第七章 Verilog文件的生成 | 第79-86页 |
| ·Verilog文件的作用 | 第79页 |
| ·行为级的SRAM Verilog模型 | 第79-83页 |
| ·行为级SRAM Verilog模型 | 第79-81页 |
| ·时序检查任务 | 第81-82页 |
| ·延时信息的描述 | 第82页 |
| ·双端口SRAM的Verilog建模 | 第82-83页 |
| ·行为级的Verilog文件的生成方法 | 第83-84页 |
| ·参数化的SRAM Verilog模型 | 第83-84页 |
| ·SRAM Verilog模型时序信息的获取和编辑 | 第84页 |
| ·结构级的Verilog模型及生成方法 | 第84-86页 |
| ·结构级的Verilog模型生成的原理 | 第84-85页 |
| ·结构级Verilog模型的准备工作 | 第85页 |
| ·结构级SRAM Verilog模型的生成步骤 | 第85页 |
| ·SRAM Verilog文件的生成算法 | 第85-86页 |
| 第八章 论文成果展示 | 第86-95页 |
| ·SRAM编译器的运行界面和所要输入的项目 | 第86-87页 |
| ·SRAM编译器能够产生的文件 | 第87-89页 |
| ·SRAM编译器所产生的电路的版图 | 第89-90页 |
| ·导入所生成网表得到的原理图 | 第90页 |
| ·SRAM编译器生成的Lef文件的情况 | 第90-91页 |
| ·SRAM编译器生成的Lib文件的情况 | 第91-93页 |
| ·SRAM编译器生成的Verilog文件情况 | 第93-95页 |
| 第九章 论文总结 | 第95-96页 |
| 致谢 | 第96-97页 |
| 参考文献 | 第97-99页 |
| 攻硕期间取得的研究成果 | 第99页 |