| 摘要 | 第1-5页 |
| ABSTRACT | 第5-14页 |
| 第一章 绪论 | 第14-17页 |
| ·引言 | 第14页 |
| ·显示系统研究状况 | 第14-15页 |
| ·课题研究的来源及意义 | 第15-16页 |
| ·课题来源 | 第15页 |
| ·研究意义 | 第15-16页 |
| ·本文研究的主要内容 | 第16页 |
| ·本文组织结构 | 第16-17页 |
| 第二章 系统总体设计与技术基础 | 第17-27页 |
| ·显示系统设计技术概述 | 第17-25页 |
| ·Xilinx Spartan6 系列 FPGA 介绍 | 第17-19页 |
| ·ISE 开发套件介绍 | 第19-23页 |
| ·VGA 接口原理 | 第23-25页 |
| ·系统总体设计方案与组成 | 第25-26页 |
| ·系统总体设计框图 | 第25页 |
| ·系统功能模块划分 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 系统硬件实现 | 第27-36页 |
| ·系统硬件框图 | 第27页 |
| ·电源设计 | 第27-29页 |
| ·FPGA 硬件电路设计 | 第29-30页 |
| ·时钟电路设计 | 第30页 |
| ·JTAG 接口电路设计 | 第30页 |
| ·SPI Flash 配置电路设计 | 第30-31页 |
| ·SDRAM 缓存电路设计 | 第31-33页 |
| ·VGA 接口电路设计 | 第33-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 系统软件实现 | 第36-59页 |
| ·系统软件框图 | 第36-37页 |
| ·数据采集模块 | 第37-39页 |
| ·数据采集模块功能框图 | 第37页 |
| ·串口接收子模块 | 第37-38页 |
| ·缓存接口子模块 | 第38页 |
| ·写缓冲 FIFO 和信号同步子模块 | 第38-39页 |
| ·SDRAM 数据缓存模块 | 第39-45页 |
| ·数据缓存模块功能框图 | 第39-40页 |
| ·CoreSDR 主控制器子模块 | 第40-41页 |
| ·地址生成子模块 | 第41-44页 |
| ·CoreSDR 子模块 | 第44-45页 |
| ·VGA 显示模块 | 第45-49页 |
| ·VGA 显示模块框图 | 第45页 |
| ·VGA 主控制子模块 | 第45-48页 |
| ·读缓冲 FIFO 和信号同步子模块 | 第48-49页 |
| ·SPI Flash 配置模块 | 第49-56页 |
| ·SPI Flash 配置模块框图 | 第49页 |
| ·Flash 主控制器子模块 | 第49-53页 |
| ·BlockRAM 核子模块 | 第53-55页 |
| ·SPI 接口子模块 | 第55-56页 |
| ·DCM 时钟管理模块 | 第56-57页 |
| ·顶层模块与子模块的连接 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第五章 系统仿真、调试与结果分析 | 第59-67页 |
| ·系统仿真与结果分析 | 第59-61页 |
| ·仿真的内容 | 第59页 |
| ·ISE 下的工程编译 | 第59-60页 |
| ·系统子模块仿真 | 第60-61页 |
| ·整个系统仿真 | 第61页 |
| ·系统总体调试 | 第61-65页 |
| ·获得用于串口发送的图像数据 | 第61-63页 |
| ·将程序下载至 FPGA 芯片中 | 第63-64页 |
| ·ChipScopePro 现场调试 | 第64-65页 |
| ·系统实现 | 第65页 |
| ·系统调试遇到的问题与解决方法 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第六章 总结与展望 | 第67-69页 |
| ·全文总结 | 第67页 |
| ·展望与建议 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 致谢 | 第73-74页 |
| 攻读硕士学位期间发表(录用)论文情况 | 第74-75页 |
| 附录 部分程序代码 | 第75-80页 |