| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-13页 |
| ·课题研究的背景及意义 | 第9-10页 |
| ·国内外研究现状 | 第10-11页 |
| ·数字图像处理系统的研究现状 | 第10页 |
| ·FPGA的研究现状 | 第10-11页 |
| ·论文研究目的与内容 | 第11-12页 |
| ·论文的结构 | 第12-13页 |
| 第2章 系统总体方案设计和开发平台 | 第13-24页 |
| ·系统功能 | 第13页 |
| ·系统工作原理 | 第13-14页 |
| ·下位机方案设计 | 第14-16页 |
| ·下位机开发平台的选择 | 第14-15页 |
| ·图像处理算法的实现方案 | 第15页 |
| ·数据传输接口的选择 | 第15-16页 |
| ·通信接口的选择 | 第16页 |
| ·图像采集方案 | 第16-17页 |
| ·Xilinx嵌入式开发简介 | 第17-20页 |
| ·Xilinx嵌入式开发工具集 | 第17-18页 |
| ·EDK设计比特文件的组成 | 第18-19页 |
| ·EDK设计方法 | 第19-20页 |
| ·SDK的简介 | 第20页 |
| ·MicroBlaze处理器软核简介 | 第20-23页 |
| ·MicroBlaze体系结构 | 第20-21页 |
| ·MicroBlaze的数据和指令 | 第21-22页 |
| ·MicroBlaze寄存器 | 第22页 |
| ·MicroBlaze的中断机制 | 第22页 |
| ·MicroBlaze的总线接口 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第3章 下位机硬件设计 | 第24-42页 |
| ·下位机的硬件结构 | 第24-27页 |
| ·数据传输接口的设计 | 第27-30页 |
| ·数字图像处理系统与前端之间的LVDS传输 | 第27-28页 |
| ·数字图像处理系统下位机与上位机之间的LVDS传输 | 第28-30页 |
| ·通信接口的设计 | 第30-32页 |
| ·存储器的设计 | 第32-36页 |
| ·DDR2简介 | 第32-33页 |
| ·DDR2芯片选型 | 第33页 |
| ·DDR2供电设计 | 第33-34页 |
| ·DDR2硬件设计 | 第34-36页 |
| ·时钟设计 | 第36-37页 |
| ·FPGA芯片选型 | 第37-38页 |
| ·FPGA配置方案 | 第38-41页 |
| ·本章小结 | 第41-42页 |
| 第4章 下位机软件设计 | 第42-68页 |
| ·下位机软件的开发流程 | 第42-46页 |
| ·基于FPGA开发流程 | 第42-44页 |
| ·基于EDK的开发流程 | 第44-46页 |
| ·系统下位机功能模块分析 | 第46-47页 |
| ·通信协议 | 第47-51页 |
| ·上位机下传参数 | 第47-50页 |
| ·下位机上传参数 | 第50-51页 |
| ·时钟模块的实现 | 第51-53页 |
| ·LVDS数据传输模块的实现 | 第53-56页 |
| ·嵌入式图像处理模块的实现 | 第56-67页 |
| ·嵌入式图像处理模块外围设备 | 第57页 |
| ·时钟生成器 | 第57-58页 |
| ·串口通信的实现 | 第58页 |
| ·中断控制的实现 | 第58-59页 |
| ·内存控制的实现 | 第59-65页 |
| ·嵌入式图像处理模块结构图 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 第5章 实验测试 | 第68-73页 |
| ·系统实物图 | 第68-69页 |
| ·系统测试结果 | 第69-72页 |
| ·本章小结 | 第72-73页 |
| 结论 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-77页 |
| 研究生履历 | 第77页 |