基于FPGA的数据加密设备的设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-12页 |
| ·课题的背景与意义 | 第9-10页 |
| ·国内外研究现状 | 第10-11页 |
| ·论文研究内容 | 第11页 |
| ·论文结构安排 | 第11-12页 |
| 第2章 系统开发环境 | 第12-20页 |
| ·FPGA简介 | 第12-15页 |
| ·概述 | 第12页 |
| ·FPGA基本结构 | 第12-13页 |
| ·FPGA设计流程 | 第13-15页 |
| ·系统硬件开发平台 | 第15-16页 |
| ·系统开发工具 | 第16-20页 |
| ·QuartusⅡ | 第17-19页 |
| ·SOPC Builder | 第19页 |
| ·NIOSⅡ IDE | 第19-20页 |
| 第3章 系统的设计与实现 | 第20-62页 |
| ·系统设计方案 | 第20-21页 |
| ·AES算法的设计与实现 | 第21-38页 |
| ·AES算法简介 | 第21-22页 |
| ·AES算法结构 | 第22-24页 |
| ·AES算法的整体设计 | 第24-26页 |
| ·AES算法中各个子模块的设计 | 第26-38页 |
| ·USB控制器的SOPC硬件系统的设计 | 第38-51页 |
| ·CH376芯片简介 | 第38-40页 |
| ·SOPC硬件系统配置 | 第40-51页 |
| ·USB控制器的软件系统的设计 | 第51-62页 |
| ·CH376的命令函数 | 第52-53页 |
| ·CH376与FPGA通信原理 | 第53-55页 |
| ·NIOSⅡ软件编程 | 第55-62页 |
| 第4章 系统仿真与性能测试 | 第62-73页 |
| ·AES算法仿真与性能分析 | 第62-66页 |
| ·上位机测试 | 第66-71页 |
| ·系统性能参数 | 第71-73页 |
| ·性能参数 | 第71-72页 |
| ·设计特点 | 第72-73页 |
| 结论 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-77页 |
| 研究生履历 | 第77页 |