| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 目录 | 第8-10页 |
| 1 引言 | 第10-14页 |
| ·研究背景及意义 | 第10-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·论文研究内容和组织结构 | 第12-14页 |
| 2 FPGA芯片及其开发工具介绍 | 第14-26页 |
| ·FPGA简介 | 第14-19页 |
| ·FPGA的结构特征 | 第14-16页 |
| ·FPGA配置模式和基本特点 | 第16页 |
| ·主流的FPGA芯片厂商及其代表产品 | 第16-18页 |
| ·Spartan-3E芯片介绍 | 第18-19页 |
| ·FPGA开发所需工具 | 第19-21页 |
| ·硬件描述语言—VHDL | 第19页 |
| ·开发平台—ISE9.2i | 第19-20页 |
| ·仿真软件—Modelsim | 第20-21页 |
| ·在线逻辑分析仪—ChipScope Pro9.2i | 第21页 |
| ·FPGA开发流程 | 第21-26页 |
| ·设计输入 | 第22-23页 |
| ·编写Testbench和功能仿真 | 第23页 |
| ·综合及时序分析 | 第23页 |
| ·实现 | 第23-24页 |
| ·加载配置与调试 | 第24-26页 |
| 3 信道误码测试系统总体方案 | 第26-36页 |
| ·系统总体结构 | 第26-27页 |
| ·系统设计原理 | 第27-28页 |
| ·FPGA单元功能设计 | 第28-32页 |
| ·信号源单元功能 | 第29-30页 |
| ·信道模拟单元功能 | 第30-32页 |
| ·FPGA部分接口关系 | 第32-35页 |
| ·与DSP之间的接口 | 第32-34页 |
| ·与接口控制单元之间的接口 | 第34-35页 |
| ·FPGA的模块化设计 | 第35-36页 |
| 4 信号源模块设计 | 第36-60页 |
| ·rv35_a_el_top模块 | 第36-50页 |
| ·发送端-时钟设计实现 | 第38-39页 |
| ·发送端-帧结构设计实现 | 第39-43页 |
| ·发送端-m序列 | 第43-44页 |
| ·接收端-接收同步检测模块 | 第44-49页 |
| ·接收端-测试结果显示标志模块 | 第49-50页 |
| ·E2_top模块 | 第50-55页 |
| ·G.704帧结构模块 | 第51-53页 |
| ·G.742帧结构模块 | 第53-55页 |
| ·数据记录 | 第55-60页 |
| ·IP核简介 | 第55-56页 |
| ·数据记录模块 | 第56-60页 |
| 5 信道模拟模块设计 | 第60-64页 |
| ·signalchannel_top(信道模拟模块) | 第60-63页 |
| ·信道误码模拟 | 第60-62页 |
| ·信道延时模拟 | 第62-63页 |
| ·数据总线处理 | 第63-64页 |
| 6 设计实现与论文总结 | 第64-70页 |
| ·实现结果 | 第64-69页 |
| ·论文总结 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 作者简历 | 第72-76页 |
| 学位论文数据集 | 第76页 |