基于FPGA的数字电视激励器设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·论文研究背景 | 第7-8页 |
| ·电视激励器发展现状 | 第8-9页 |
| ·论文的工作及内容 | 第9-11页 |
| 第二章 数字电视激励器系统概述 | 第11-23页 |
| ·基带传输标准概述 | 第11-21页 |
| ·TS 码流格式 | 第12-13页 |
| ·编码与调制 | 第13-16页 |
| ·复帧 | 第16-17页 |
| ·信号帧 | 第17-20页 |
| ·帧体数据处理 | 第20页 |
| ·基带后处理 | 第20-21页 |
| ·系统结构设计 | 第21-23页 |
| 第三章 硬件电路设计 | 第23-29页 |
| ·系统硬件结构 | 第23页 |
| ·FPGA 单元模块 | 第23-26页 |
| ·中频调制 | 第26-27页 |
| ·射频模块 | 第27-28页 |
| ·监控模块 | 第28-29页 |
| 第四章 信道编码调制模块的FPGA 逻辑设计 | 第29-57页 |
| ·FPGA 逻辑框架 | 第29页 |
| ·码流随机化 | 第29-31页 |
| ·前向纠错编码 | 第31-36页 |
| ·BCH 编码 | 第31-32页 |
| ·LDPC 编码 | 第32-36页 |
| ·星座映射 | 第36-39页 |
| ·时域交织 | 第39-41页 |
| ·帧体数据成型 | 第41-44页 |
| ·帧体数据处理 | 第44-52页 |
| ·组帧 | 第52-53页 |
| ·基带后处理 | 第53-57页 |
| 第五章 系统功能测试 | 第57-63页 |
| ·TS 编码调制测试 | 第57-59页 |
| ·硬件实物连接 | 第57-58页 |
| ·TS 码流信号产生 | 第58-59页 |
| ·时序仿真结果分析 | 第59页 |
| ·帧体信号分析 | 第59-60页 |
| ·基带后处理信号分析 | 第60-63页 |
| 总结与展望 | 第63-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 作者在硕士期间参加的课题和发表的论文 | 第67-68页 |
