| 摘要 | 第1-7页 |
| Abstract | 第7-16页 |
| 第1章 绪论 | 第16-34页 |
| ·进化型硬件简介 | 第16-25页 |
| ·什么是进化型硬件 | 第16-17页 |
| ·进化型硬件的发展简史 | 第17-18页 |
| ·进化型硬件的工作机理 | 第18-21页 |
| ·进化型硬件的研究现状 | 第21-23页 |
| ·进化型硬件的特点 | 第23页 |
| ·进化型硬件研究存在的问题 | 第23-25页 |
| ·基于进化型硬件的容错方法研究概述 | 第25-29页 |
| ·什么是容错技术? | 第25-27页 |
| ·硬件容错技术简介 | 第27页 |
| ·基于进化型硬件的容错方法研究现状 | 第27-29页 |
| ·本文的主要研究内容和创新之处 | 第29-32页 |
| ·本文内容的组织安排 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第2章 电路进化设计方法研究 | 第34-64页 |
| ·电路进化设计方法概述 | 第34-48页 |
| ·传统的电路设计方法 | 第35-38页 |
| ·电路进化设计方法研究现状 | 第38-46页 |
| ·电路进化设计面临的问题 | 第46-48页 |
| ·快速电路进化算法SLP-Mutation ES | 第48-62页 |
| ·新的变异算子SLP-Mutation | 第48-52页 |
| ·实验与分析 | 第52-58页 |
| ·SLP-Mutation ES与GDD相结合的实验与讨论 | 第58-62页 |
| ·本章小结 | 第62-64页 |
| 第3章 硬件电路的进化冗余方法研究 | 第64-86页 |
| ·选择性进化冗余方法 | 第64-74页 |
| ·异构电路冗余容错能力分析 | 第65-67页 |
| ·选择性冗余 | 第67-68页 |
| ·实验验证与讨论 | 第68-74页 |
| ·与相关工作的比较与讨论 | 第74页 |
| ·基于遗传算法的异构硬件电路冗余系统构造方法 | 第74-83页 |
| ·失效相关冗余分析 | 第75-78页 |
| ·基于遗传算法的硬件冗余系统优化构造算法 | 第78-79页 |
| ·实验验证 | 第79-83页 |
| ·本章小结 | 第83-86页 |
| 第4章 胚胎电子系统应用中的优化设计问题研究 | 第86-104页 |
| ·胚胎电子系统概述 | 第86-93页 |
| ·多细胞组织胚胎理论 | 第87页 |
| ·POE模型简介 | 第87-88页 |
| ·胚胎电子系统的基本结构及错误恢复策略 | 第88-91页 |
| ·胚胎电子阵列的可靠性分析简介 | 第91-93页 |
| ·问题描述与符号定义 | 第93页 |
| ·行取消策略下不同结构活动节点阵列对可靠性的影响 | 第93-95页 |
| ·细胞取消策略下不同结构活动节点阵列对可靠性的影响 | 第95-100页 |
| ·实例分析 | 第95-96页 |
| ·数值分析结果 | 第96-100页 |
| ·推广至n×m胚胎阵列的讨论 | 第100-102页 |
| ·本章小结 | 第102-104页 |
| 第5章 总结与展望 | 第104-106页 |
| 参考文献 | 第106-118页 |
| 致谢 | 第118-120页 |
| 攻博期间发表的论文和参加的科研项目 | 第120-122页 |
| 作者简历 | 第122页 |