多模捷变信号发生器设计
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第一章 绪论 | 第10-15页 |
| ·课题研究的背景、目的及意义 | 第10-11页 |
| ·国内外研究现状 | 第11-14页 |
| ·信号发生器发展现状 | 第11-12页 |
| ·直接数字频率合成技术发展现状 | 第12-13页 |
| ·虚拟仪器技术发展现状 | 第13-14页 |
| ·本文研究的主要内容 | 第14-15页 |
| 第二章 多模捷变系统的总体设计 | 第15-26页 |
| ·多模捷变系统的工作原理 | 第15-23页 |
| ·DDS 基本原理 | 第15-17页 |
| ·DDS 基本结构 | 第17-21页 |
| ·DDS 性能特点 | 第21-23页 |
| ·系统总体方案设计 | 第23-25页 |
| ·总体方案选择 | 第23-24页 |
| ·总体方案设计 | 第24-25页 |
| ·系统基本功能和技术指标 | 第25页 |
| ·系统基本功能 | 第25页 |
| ·系统技术指标 | 第25页 |
| ·本章小结 | 第25-26页 |
| 第三章 多模捷变系统的硬件设计 | 第26-40页 |
| ·系统整体硬件电路设计 | 第26-27页 |
| ·系统信号控制电路设计 | 第27-29页 |
| ·FPGA 外围接口电路设计 | 第27-28页 |
| ·FPGA 控制电路设计 | 第28页 |
| ·FPGA 时钟电路设计 | 第28-29页 |
| ·系统信号生成电路设计 | 第29-32页 |
| ·AD9852 外围接口电路设计 | 第29-31页 |
| ·AD9852 时钟电路设计 | 第31-32页 |
| ·系统抑制杂散电路设计 | 第32-33页 |
| ·系统其它外围电路设计 | 第33-39页 |
| ·本章小结 | 第39-40页 |
| 第四章 多模捷变系统的软件设计 | 第40-57页 |
| ·系统软件主监控程序设计 | 第40-42页 |
| ·上位机软件控制平台设计 | 第42-47页 |
| ·上位机的运行结构与机制 | 第42-44页 |
| ·串行驱动程序设计 | 第44-47页 |
| ·FPGA 控制AD9852 的软件设计 | 第47-50页 |
| ·FPGA 的控制时序 | 第47页 |
| ·FPGA 控制AD9852 的软件实现 | 第47-50页 |
| ·多模捷变软件系统的信号实现 | 第50-56页 |
| ·信号功能控制字的生成 | 第50-52页 |
| ·多模捷变信号的生成 | 第52-56页 |
| ·本章小结 | 第56-57页 |
| 第五章 多模捷变系统调试及结果分析 | 第57-65页 |
| ·系统硬件调试 | 第57-58页 |
| ·系统软件调试 | 第58-59页 |
| ·系统联机调试 | 第59-61页 |
| ·系统的输出频谱特性 | 第61-64页 |
| ·理想的输出频谱分析 | 第61-63页 |
| ·实际的输出杂散分量 | 第63页 |
| ·提高系统输出频谱纯度 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第六章 总结与展望 | 第65-67页 |
| ·本文主要工作总结 | 第65-66页 |
| ·本文的展望工作 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第70-71页 |
| 致谢 | 第71页 |
