基于VW2010的嵌入式MPEG-4视频编解码系统设计与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·选题背景 | 第7-8页 |
| ·嵌入式系统介绍 | 第8-9页 |
| ·视频编解码技术概述 | 第9-10页 |
| ·毕业设计的主要工作 | 第10-11页 |
| 第二章 MPEG-4视频编解码芯片VW2010 | 第11-21页 |
| ·MPEG-4视频编解码技术 | 第11-14页 |
| ·MPEG-4特点概述 | 第11-12页 |
| ·MPEG-4中的关键技术 | 第12-13页 |
| ·MPEG-4编解码流程概述 | 第13-14页 |
| ·VW2010芯片介绍 | 第14-18页 |
| ·VW2010芯片概述 | 第14-15页 |
| ·VW2010工作模式 | 第15-16页 |
| ·VW2010编解码模块 | 第16-18页 |
| ·VW2010的数据流 | 第18-21页 |
| 第三章 嵌入式微处理器EP9312 | 第21-31页 |
| ·ARM处理器概述 | 第21-22页 |
| ·EP9312微处理器 | 第22-25页 |
| ·EP9312概述 | 第22-23页 |
| ·EP9312的总线工作方式 | 第23-25页 |
| ·EP9312 BooT LOADER的移植 | 第25-31页 |
| ·RedBoot概述 | 第25-26页 |
| ·移植RedBoot | 第26-31页 |
| 第四章 MPEG-4视频编解码系统硬件实现 | 第31-49页 |
| ·视频编解码系统设计方案 | 第31-33页 |
| ·嵌入式MPEG-4视频编解码系统主要技术指标 | 第31页 |
| ·系统总体设计及工作原理概述 | 第31-33页 |
| ·系统硬件实现 | 第33-38页 |
| ·视频电路 | 第34-35页 |
| ·VW2010外围电路 | 第35-36页 |
| ·EP9312嵌入式扩展平台构建 | 第36-38页 |
| ·FPGA功能模块 | 第38-48页 |
| ·可编程逻辑器件与VerilogHDL语言概述 | 第38-40页 |
| ·VW2010主机接口 | 第40-41页 |
| ·Motorola工作模式 | 第41-43页 |
| ·FPGA功能结构 | 第43-45页 |
| ·HIU主机接口的FPGA实现 | 第45-48页 |
| ·PCB设计 | 第48-49页 |
| 第五章 基于VW2010的多路视频编解码系统方案 | 第49-55页 |
| ·系统总体设计 | 第49-50页 |
| ·系统功能模块 | 第50-54页 |
| ·HIU接口模块 | 第50-51页 |
| ·ITU-R.BT-656的数据结构 | 第51-52页 |
| ·数据源控制模块 | 第52-54页 |
| ·小结 | 第54-55页 |
| 第六章 结论 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-61页 |
| 研究成果 | 第61-62页 |
