10位逐次逼近型模数转换器的设计
| 摘要 | 第1-6页 |
| Abstract | 第6-12页 |
| 1 引言 | 第12-14页 |
| ·课题的提出 | 第12页 |
| ·课题目标和研究内容 | 第12-14页 |
| ·课题目标 | 第12-13页 |
| ·课题研究内容 | 第13页 |
| ·软硬件及工艺环境 | 第13-14页 |
| 2 ADC10A的系统设计 | 第14-18页 |
| ·SAR ADC的工作原理 | 第14-15页 |
| ·ADC的主要性能参数 | 第15-16页 |
| ·ADC的静态参数 | 第15-16页 |
| ·ADC的动态参数 | 第16页 |
| ·ADC10A的模块划分 | 第16-18页 |
| 3 十位DAC的电路设计 | 第18-29页 |
| ·DAC的选择 | 第18-22页 |
| ·DAC的设计目标 | 第18页 |
| ·DAC结构的选择 | 第18页 |
| ·DAC的工作原理 | 第18-21页 |
| ·RC参数的选择 | 第21-22页 |
| ·DAC输出特性讨论 | 第22-27页 |
| ·CMOS传输门导通电阻的非线性 | 第22-25页 |
| ·控制逻辑造成的漏电问题 | 第25-27页 |
| ·参考电压源的选择 | 第27-29页 |
| 4 比较器的设计 | 第29-37页 |
| ·电压比较器的原理、参数和设计目标 | 第29-30页 |
| ·电压比较器的基本原理 | 第29页 |
| ·电压比较器的参数和设计目标 | 第29-30页 |
| ·电压比较器的设计 | 第30-37页 |
| ·电压比较器的结构 | 第30页 |
| ·三级折叠式共源共栅差动运放的设计 | 第30-34页 |
| ·灵敏放大器的设计 | 第34-36页 |
| ·电压比较器整体性能仿真 | 第36-37页 |
| 5 数字逻辑的实现 | 第37-43页 |
| ·电路结构及主要单元模块 | 第37-39页 |
| ·电路结构 | 第37页 |
| ·主要单元模块 | 第37-39页 |
| ·数字电路的工作原理 | 第39-43页 |
| ·时序和逻辑控制部分 | 第39-40页 |
| ·输出寄存器(SARBABY) | 第40-42页 |
| ·并口转串口输出电路 | 第42-43页 |
| 6 I/O_PAD CT4BA的设计 | 第43-49页 |
| ·Output模块设计 | 第43-47页 |
| ·Input模块设计 | 第47-49页 |
| 7 ADC10A电路功能、性能仿真 | 第49-54页 |
| ·电路基本功能仿真 | 第49-51页 |
| ·测试向量的编写 | 第49-50页 |
| ·仿真曲线及结果分析 | 第50-51页 |
| ·电路性能、功耗仿真 | 第51-54页 |
| ·测试向量的编写 | 第51-52页 |
| ·仿真曲线及结果分析 | 第52-54页 |
| 8 ADC10A版图设计 | 第54-64页 |
| ·ADC10A_CORE的版图设计 | 第54-60页 |
| ·ADC10A_CORE的整体布局、布线 | 第54-55页 |
| ·模拟电路的版图设计 | 第55-58页 |
| ·数字电路的版图设计 | 第58-60页 |
| ·CT4BA的版图设计 | 第60-61页 |
| ·ADC10A的版图设计 | 第61-62页 |
| ·ADC10A版图参数提取及后仿真 | 第62-64页 |
| ·仿真环境及仿真结果 | 第62-63页 |
| ·后仿真与前仿真结果的比较 | 第63-64页 |
| 9 芯片的封装与测试 | 第64-66页 |
| ·ADC10A的封装 | 第64-65页 |
| ·芯片测试 | 第65-66页 |
| 10 结论 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 附录A ADC10A电路原理图 | 第70-77页 |
| 附录B 采样频率为100Ksps时的测试向量 | 第77-79页 |
| 附录C 100Ksps采样速率下电路仿真结果统计 | 第79-84页 |
| 附录D 采样频率为500Ksps时的测试向量 | 第84-86页 |
| 附录E 500Ksps采样速率下电路仿真结果统计 | 第86-91页 |
| 附录F 500Ksps采样速率下后仿真结果统计 | 第91-96页 |
| 附录G ADC10A部分版图 | 第96-101页 |
| 在学研究成果 | 第101-102页 |
| 致谢 | 第102页 |
