TDMoIP技术的一种实现方案—E1仿真卡
| 中文摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 简略字表 | 第9-12页 |
| 第一章 引言 | 第12-14页 |
| 第二章 TDMOIP技术简介 | 第14-18页 |
| ·TDMOIP技术涉及的主要问题 | 第14-16页 |
| ·带宽和端到端延迟 | 第14-15页 |
| ·信令 | 第15页 |
| ·同步 | 第15-16页 |
| ·TDMOIP与其它解决方案的比较 | 第16-18页 |
| ·TDMOIP与VOIP | 第17页 |
| ·TDMOIP与ATM | 第17页 |
| ·TDMOIP与千兆以太网 | 第17-18页 |
| 第三章 市场分析 | 第18-20页 |
| 第四章 E1仿真卡设计综述 | 第20-26页 |
| ·总体设计目标和设计思想 | 第20页 |
| ·主要功能与性能 | 第20-21页 |
| ·E1仿真卡主要功能要求 | 第20页 |
| ·E1仿真卡主要性能指标 | 第20-21页 |
| ·E1仿真卡总体逻辑框图 | 第21-22页 |
| ·关键技术 | 第22-24页 |
| ·TDMOIP技术 | 第22-23页 |
| ·E1的IP电路仿真及时钟恢复 | 第23-24页 |
| ·遵循的主要标准及规范 | 第24-26页 |
| ·E1的相关协议标准 | 第24页 |
| ·IP的相关协议标准 | 第24-26页 |
| 第五章 硬件总体方案 | 第26-41页 |
| ·单板结构、总体模块划分 | 第26-27页 |
| ·模块设计详细描述 | 第27-37页 |
| ·E1接口模块 | 第27-29页 |
| ·DS21Q50的管理接口 | 第27-28页 |
| ·未用引脚处理 | 第28页 |
| ·DS21Q50工作模式的配置 | 第28-29页 |
| ·E1保护电路 | 第29页 |
| ·变压器选择 | 第29页 |
| ·工作电源 | 第29页 |
| ·包处理模块 | 第29-35页 |
| ·FPGA的配置 | 第29-30页 |
| ·引脚使用 | 第30-34页 |
| ·BLOCK RAM的使用 | 第34页 |
| ·边界扫描模块 | 第34页 |
| ·芯片复位 | 第34页 |
| ·MCU复位控制电路 | 第34-35页 |
| ·MCU模块 | 第35-36页 |
| ·引脚使用情况 | 第35-36页 |
| ·芯片复位 | 第36页 |
| ·工作晶振 | 第36页 |
| ·存储器模块 | 第36-37页 |
| ·FPGA外挂SRAM | 第36-37页 |
| ·MCU外挂数据存储器 | 第37页 |
| ·电源模块 | 第37页 |
| ·接口 | 第37-41页 |
| ·系统接口 | 第37-38页 |
| ·软件接口 | 第38页 |
| ·调测接口 | 第38-40页 |
| ·JTAG接口 | 第39页 |
| ·调试用串口 | 第39页 |
| ·硬件测试点 | 第39页 |
| ·FPGA外围测试点 | 第39-40页 |
| ·用户接口 | 第40-41页 |
| 第六章 FPGA总体方案 | 第41-62页 |
| ·逻辑概述 | 第41-42页 |
| ·FPGA选型说明 | 第42页 |
| ·风险估计 | 第42页 |
| ·时钟系统设计 | 第42页 |
| ·对外信号定义 | 第42-44页 |
| ·全局信号 | 第42-43页 |
| ·与E1接口信号 | 第43页 |
| ·与以太网接口信号 | 第43页 |
| ·与MCU接口信号 | 第43-44页 |
| ·与外部SRAM接口信号 | 第44页 |
| ·功能描述 | 第44-59页 |
| ·E1接口模块 | 第44-48页 |
| ·功能说明 | 第44页 |
| ·功能框图 | 第44-45页 |
| ·接口说明 | 第45-47页 |
| ·接口时序 | 第47页 |
| ·功能实现 | 第47-48页 |
| ·验证考虑 | 第48页 |
| ·打包模块 | 第48-51页 |
| ·功能说明 | 第48页 |
| ·功能框图 | 第48-49页 |
| ·接口说明 | 第49-50页 |
| ·接口时序 | 第50页 |
| ·功能实现 | 第50-51页 |
| ·验证考虑 | 第51页 |
| ·解包模块 | 第51-56页 |
| ·功能说明 | 第51-52页 |
| ·功能框图 | 第52页 |
| ·接口说明 | 第52-54页 |
| ·接口时序 | 第54页 |
| ·功能实现 | 第54-56页 |
| ·验证考虑 | 第56页 |
| ·MCU接口模块 | 第56-58页 |
| ·功能说明 | 第56页 |
| ·功能框图 | 第56-57页 |
| ·接口说明 | 第57页 |
| ·接口时序 | 第57页 |
| ·功能实现 | 第57-58页 |
| ·验证考虑 | 第58页 |
| ·时钟恢复模块 | 第58-59页 |
| ·功能说明 | 第58页 |
| ·功能框图 | 第58页 |
| ·功能实现 | 第58-59页 |
| ·软件接口 | 第59-62页 |
| ·FPGA初始化 | 第59页 |
| ·FPGA编程资源 | 第59页 |
| ·主要寄存器说明及地址分配 | 第59-62页 |
| 第七章 实验报告 | 第62-67页 |
| ·实验环境 | 第62页 |
| ·硬件平台 | 第62页 |
| ·软件平台 | 第62页 |
| ·实验内容 | 第62-67页 |
| ·仿真卡硬件电路基本功能的验证 | 第62-63页 |
| ·各模块逻辑功能的调试 | 第63-65页 |
| ·系统联调 | 第65-67页 |
| ·实验准备 | 第65页 |
| ·实验方案 | 第65-66页 |
| ·实验结果 | 第66-67页 |
| 结论 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-71页 |
| 个人简历 | 第71页 |
| 在学期间研究成果及经历 | 第71-72页 |
