8位、500MS/s高速折叠内插模数转换器设计
| 摘要 | 第1-7页 |
| Abstract | 第7-12页 |
| 第一章 绪论 | 第12-20页 |
| ·课题的提出 | 第12-13页 |
| ·高速模数转换器的应用 | 第13-15页 |
| ·数字示波器 | 第13-14页 |
| ·智能天线 | 第14页 |
| ·调制解调器 | 第14-15页 |
| ·硬盘驱动 | 第15页 |
| ·液晶显示驱动 | 第15页 |
| ·模数转换器的发展趋势 | 第15-17页 |
| ·论文的主要工作 | 第17-20页 |
| 第二章 高速模数转换器的结构 | 第20-30页 |
| ·高速ADC的结构分类 | 第20-25页 |
| ·全并行Flash结构 | 第20-21页 |
| ·两步式ADC | 第21页 |
| ·流水线式ADC | 第21-22页 |
| ·折叠内插ADC | 第22-24页 |
| ·时间交错式ADC | 第24-25页 |
| ·高速模数转换器性能比较 | 第25页 |
| ·模数转换器的性能参数 | 第25-28页 |
| ·静态参数 | 第26-27页 |
| ·动态参数 | 第27-28页 |
| ·本章小结 | 第28-30页 |
| 第三章 高速模数转换器的设计考虑 | 第30-40页 |
| ·低电源电压 | 第30-31页 |
| ·失调限制 | 第31-32页 |
| ·静态失调 | 第31-32页 |
| ·动态失调 | 第32页 |
| ·功耗、速度和精度的折衷 | 第32-33页 |
| ·采样时刻的不确定性 | 第33-36页 |
| ·时钟抖动 | 第33-35页 |
| ·输入电压相关的孔径时间不确定性 | 第35-36页 |
| ·比较器的再生时间 | 第36页 |
| ·输入信号对参考电阻串的耦合问题 | 第36-37页 |
| ·时间交错结构导致的误差 | 第37-38页 |
| ·本章小结 | 第38-40页 |
| 第四章 折叠内插ADC的组成模块及设计考虑 | 第40-60页 |
| ·折叠预处理电路的设计考虑 | 第40-48页 |
| ·折叠电路的功能描述 | 第41页 |
| ·折叠电路的非线性 | 第41-43页 |
| ·折叠电路动态、静态性能设计考虑 | 第43-46页 |
| ·折叠电路的设计参数 | 第46-48页 |
| ·内插技术的设计考虑 | 第48-49页 |
| ·失调平均技术的设计考虑 | 第49-52页 |
| ·失调平均技术的原理分析 | 第49-51页 |
| ·边界效应及解决方法 | 第51-52页 |
| ·数字误差修正的设计考虑 | 第52-54页 |
| ·采样保持电路的设计考虑 | 第54-57页 |
| ·采样保持电路的精度误差 | 第54-56页 |
| ·采样保持电路的速度 | 第56页 |
| ·速度与精度的折衷 | 第56-57页 |
| ·比较器的设计考虑 | 第57-58页 |
| ·本章小结 | 第58-60页 |
| 第五章 高速折叠内插ADC的电路级设计 | 第60-96页 |
| ·所设计的高速ADC的整体结构 | 第60-61页 |
| ·常VGST低失真宽带模拟开关的设计 | 第61-66页 |
| ·常见开关的原理与不足 | 第61-62页 |
| ·新颖的常VGST低失真宽带模拟开关的原理 | 第62-63页 |
| ·提出的常VGST低失真宽带模拟开关的电路实现 | 第63-66页 |
| ·全差分高速采样保持电路 | 第66-72页 |
| ·设计的高速采样保持电路的结构 | 第66-67页 |
| ·采样电容值的选取 | 第67-68页 |
| ·采样开关电路的设计 | 第68-72页 |
| ·折叠内插电路的设计 | 第72-80页 |
| ·级联折叠放大器增益与速度的折衷 | 第72-74页 |
| ·级联折叠放大器失调电压的要求 | 第74-75页 |
| ·预放大器带宽的要求 | 第75-76页 |
| ·第一级预放大器和参考电阻串的设计 | 第76-77页 |
| ·折叠电路的设计 | 第77-78页 |
| ·平均网络的设计 | 第78-79页 |
| ·内插网络 | 第79-80页 |
| ·动静混合型高速比较器的设计 | 第80-85页 |
| ·带隙电压基准源的设计 | 第85-90页 |
| ·基准源的工作原理 | 第85-86页 |
| ·提出的负反馈箝位技术 | 第86-87页 |
| ·V4=V5的论证 | 第87页 |
| ·环路稳定性的分析 | 第87-88页 |
| ·电源抑制比（PSRR）的改善 | 第88-89页 |
| ·输出电压的推导与仿真分析 | 第89-90页 |
| ·整体仿真与验证 | 第90-95页 |
| ·本章小结 | 第95-96页 |
| 第六章 版图级设计 | 第96-102页 |
| ·版图设计考虑 | 第96-98页 |
| ·匹配设计 | 第96-97页 |
| ·抗干扰设计 | 第97页 |
| ·闩锁效应 | 第97-98页 |
| ·寄生效应 | 第98页 |
| ·单元模块的版图设计 | 第98-100页 |
| ·整体布局布线的考虑 | 第98-99页 |
| ·参考电阻串 | 第99页 |
| ·采样保持电路 | 第99-100页 |
| ·折叠内插电路 | 第100页 |
| ·比较器 | 第100页 |
| ·本章小结 | 第100-102页 |
| 第七章 总结与展望 | 第102-104页 |
| ·结论 | 第102-103页 |
| ·未来工作展望 | 第103-104页 |
| 致谢 | 第104-106页 |
| 参考文献 | 第106-114页 |
| 附录A 计算INL和DNL的Matlab程序 | 第114-115页 |
| 附录B FFT分析的Matlab程序 | 第115-116页 |
| 攻读博士期间参加的科研项目 | 第116页 |
| 攻读博士期间发表的学术论文 | 第116-117页 |
