基于HINOC系统的BCH纠错码的研究与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-17页 |
| ·研究背景与意义 | 第8-10页 |
| ·课题来源 | 第8页 |
| ·课题研究背景及意义 | 第8-10页 |
| ·国内外研究现状 | 第10-15页 |
| ·课题研究内容与组织结构 | 第15-17页 |
| ·课题的研究内容 | 第15页 |
| ·本文的组织结构 | 第15-17页 |
| 第2章 BCH码理论及应用分析 | 第17-25页 |
| ·伽罗华域理论的研究 | 第17-18页 |
| ·BCH编码原理研究 | 第18-19页 |
| ·BCH译码原理研究 | 第19-21页 |
| ·HINOC系统中BCH算法的应用研究 | 第21-24页 |
| ·探测帧结构及关键特性分析 | 第21-22页 |
| ·对探测帧应用BCH纠错码的方法设计 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 BCH译码算法研究 | 第25-37页 |
| ·基于BM迭代的硬判决算法的研究 | 第25-32页 |
| ·有逆的BM迭代算法研究 | 第25-27页 |
| ·简化的无逆BM迭代算法研究 | 第27-29页 |
| ·分解的无逆BM迭代算法研究及优化 | 第29-31页 |
| ·BM迭代算法的仿真分析 | 第31-32页 |
| ·软判决译码算法研究 | 第32-36页 |
| ·软判决译码算法原理分析 | 第32-35页 |
| ·软判决算法仿真分析 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第4章 BCH编译码器的硬件设计与实现 | 第37-58页 |
| ·BCH编码器的设计与实现 | 第37-42页 |
| ·编码器实现方案研究 | 第37-38页 |
| ·并行编码器的设计与实现 | 第38-40页 |
| ·编码器的仿真 | 第40-42页 |
| ·BCH译码器的设计与实现 | 第42-55页 |
| ·并行伴随式计算的设计与实现 | 第43-45页 |
| ·求解关键方程的设计与实现 | 第45-49页 |
| ·并行Chien搜索的设计与实现 | 第49-51页 |
| ·控制模块的设计与实现 | 第51-52页 |
| ·译码器的仿真 | 第52-55页 |
| ·HINOC系统应用BCH编译码器的性能分析 | 第55-57页 |
| ·本章小结 | 第57-58页 |
| 第5章 总结与展望 | 第58-61页 |
| ·完成的主要工作 | 第58-59页 |
| ·工作展望 | 第59-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 作者在读研期间的研究成果 | 第65页 |
