| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-13页 |
| ·研究背景 | 第9-11页 |
| ·国内外研究现状分析 | 第10-11页 |
| ·研究的目的与意义 | 第11页 |
| ·本文主要工作 | 第11-12页 |
| ·研究内容及章节安排 | 第12-13页 |
| 第2章 物理上行控制信道技术研究 | 第13-24页 |
| ·频率分集 | 第13-14页 |
| ·码分多址 | 第14-19页 |
| ·基于FHT的CQI译码 | 第19-23页 |
| ·本章小结 | 第23-24页 |
| 第3章 PUCCH物理层链路设计 | 第24-39页 |
| ·格式1/1a/1b发射端链路 | 第24-29页 |
| ·信道编码 | 第24-25页 |
| ·调制 | 第25-26页 |
| ·ZC序列 | 第26-27页 |
| ·数据加扰与扩频 | 第27-29页 |
| ·格式2/2a/2b发射端链路 | 第29-33页 |
| ·信道编码 | 第29-30页 |
| ·加扰 | 第30页 |
| ·调制 | 第30-31页 |
| ·资源映射 | 第31-32页 |
| ·SC-FDMA信号生成 | 第32-33页 |
| ·接收端链路 | 第33-38页 |
| ·前端处理 | 第33-34页 |
| ·资源解映射 | 第34页 |
| ·基序列的相关 | 第34-35页 |
| ·DFT处理 | 第35页 |
| ·去权重系数 | 第35-36页 |
| ·信道估计与信道均衡 | 第36-37页 |
| ·UCI译码 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第4章 物理上行控制信道的DSP实现 | 第39-57页 |
| ·freescale MSC8156 DSP和开发环境 | 第39-42页 |
| ·MSC8156芯片简介 | 第39-40页 |
| ·SC3850子系统 | 第40-41页 |
| ·DSP开发环境简介 | 第41-42页 |
| ·控制信道调度机制 | 第42-46页 |
| ·FPGA与DSP的接口调度 | 第43-44页 |
| ·RRC与DSP的接口调度 | 第44-45页 |
| ·MAC与物理层的接口调度 | 第45-46页 |
| ·控制信道的设计方案 | 第46-56页 |
| ·上行控制信道的JOB设计与约束关系 | 第47-50页 |
| ·上行控制信道的单核DSP实现 | 第50-51页 |
| ·上行控制信道单核DSP实现的性能测试 | 第51-54页 |
| ·上行控制信道单核实现的性能优化 | 第54-56页 |
| ·本章小结 | 第56-57页 |
| 第5章 总结与展望 | 第57-58页 |
| ·工作总结 | 第57页 |
| ·未来展望 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-61页 |