高速数据采集记录装置研制
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-15页 |
| ·研究的目的和意义 | 第9-10页 |
| ·国内外现状分析 | 第10-14页 |
| ·数据存储技术的发展历程 | 第10-11页 |
| ·国外在该领域的发展现状 | 第11-12页 |
| ·国内在该领域的发展现状 | 第12-13页 |
| ·数据采集存储系统的发展方向 | 第13-14页 |
| ·论文的主要内容及文章结构 | 第14-15页 |
| 第2章 高速数据采集记录装置方案设计 | 第15-23页 |
| ·高速数据采集记录装置的任务要求 | 第15-18页 |
| ·慢变量信号和脉冲信号的采集与存储要求 | 第15-17页 |
| ·视频信号的采集与存储要求 | 第17页 |
| ·其他要求 | 第17-18页 |
| ·系统的设计原则 | 第18页 |
| ·系统组成与工作原理 | 第18-22页 |
| ·系统的组成 | 第18-21页 |
| ·系统的工作原理 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第3章 高速大容量数据存储的实现 | 第23-37页 |
| ·非易失固态存储介质的选择 | 第23-24页 |
| ·CF 卡读写控制 | 第24-34页 |
| ·CF 卡内部结构 | 第24-25页 |
| ·CF 卡配置方式 | 第25-31页 |
| ·CF 卡寻址方式 | 第31页 |
| ·Ultra DMA 模式下CF 卡的读写方式 | 第31-34页 |
| ·改进的CF 卡读写控制方法 | 第34-36页 |
| ·本章小结 | 第36-37页 |
| 第4章 主控卡与背板卡的设计 | 第37-48页 |
| ·主控卡的设计 | 第37-43页 |
| ·USB 接口电路设计 | 第38-39页 |
| ·功耗预算与电源模块选择 | 第39-40页 |
| ·全局时钟电路设计 | 第40-43页 |
| ·背板卡设计 | 第43-47页 |
| ·背板卡的结构 | 第43-44页 |
| ·背板总线的定义 | 第44-47页 |
| ·本章小结 | 第47-48页 |
| 第5章 低速数据采集卡的设计 | 第48-59页 |
| ·多通道数据采集实现方案 | 第48-50页 |
| ·慢变量信号与控制信号隔离方法 | 第50-51页 |
| ·慢变量信号的隔离 | 第50-51页 |
| ·控制信号的隔离 | 第51页 |
| ·低速数据采集卡控制逻辑的设计 | 第51-58页 |
| ·数据帧头和帧尾的设置 | 第52-55页 |
| ·数据上传模块的设计 | 第55-57页 |
| ·CF 卡总线仲裁模块的设计 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第6章 高速数据采集卡的设计 | 第59-70页 |
| ·高速数据采集电路的设计 | 第59-61页 |
| ·高速数据采集方案选择 | 第59-60页 |
| ·模拟信号调理电路设计 | 第60-61页 |
| ·多通道数据同步存储方法 | 第61-66页 |
| ·数据同步存储方法一 | 第62-64页 |
| ·数据同步存储方法二 | 第64页 |
| ·数据同步存储方法三 | 第64-65页 |
| ·数据同步存储方法四 | 第65-66页 |
| ·高速缓存电路的设计 | 第66-69页 |
| ·高速缓存电路的必要性 | 第66-68页 |
| ·高速大容量缓冲存储器的选择 | 第68页 |
| ·SDRAM 的读写控制 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第7章 高速数据采集记录装置测试 | 第70-83页 |
| ·采样精度的测试 | 第70-71页 |
| ·通道一致性精度的测试 | 第71-80页 |
| ·通道一致性测试数据处理方法 | 第72-74页 |
| ·单组内I 和Q 信号采样延时测试 | 第74-76页 |
| ·两组间信号采样延时测试 | 第76-79页 |
| ·误差分析 | 第79-80页 |
| ·CF 卡写入速度测试 | 第80-81页 |
| ·数据上传速度测试 | 第81-82页 |
| ·本章小结 | 第82-83页 |
| 结论 | 第83-84页 |
| 参考文献 | 第84-88页 |
| 附录 | 第88-89页 |
| 攻读学位期间发表的学术论文及专利申请 | 第89-91页 |
| 致谢 | 第91-93页 |
