基于FPGA+DSP的高性能并行计算架构研究
| 摘要 | 第2-3页 |
| Abstract | 第3-4页 |
| 1 引言 | 第8-16页 |
| 1.1 研究背景 | 第8-10页 |
| 1.2 国内外研究现状 | 第10-14页 |
| 1.2.1 高性能计算发展现状 | 第10-11页 |
| 1.2.2 并行计算研究现状 | 第11-14页 |
| 1.3 课题研究的意义 | 第14页 |
| 1.4 论文主要研究内容 | 第14-16页 |
| 2 并行计算概述 | 第16-27页 |
| 2.1 并行计算机的访存模型 | 第16-18页 |
| 2.2 并行编程模型 | 第18-21页 |
| 2.2.1 过程交互编程模型 | 第18-20页 |
| 2.2.2 问题拆分 | 第20-21页 |
| 2.3 并行算法设计方法 | 第21-23页 |
| 2.3.1 并行算法设计原则 | 第21-22页 |
| 2.3.2 算法并行化实现 | 第22-23页 |
| 2.4 并行性能评估 | 第23-24页 |
| 2.5 共享存储的OpenMP编程模型 | 第24-26页 |
| 2.5.1 OpenMP介绍 | 第24页 |
| 2.5.2 OpenMP执行模型和存储模型 | 第24-25页 |
| 2.5.3 OpenMP编程要素 | 第25-26页 |
| 2.6 本章小结 | 第26-27页 |
| 3 基于研究背景的需求分析 | 第27-30页 |
| 3.1 背景问题分析 | 第27-29页 |
| 3.1.1 飞行器在线轨迹规划 | 第27页 |
| 3.1.2 组合导航 | 第27-28页 |
| 3.1.3 图像匹配制导 | 第28页 |
| 3.1.4 航天综合电子信息系统 | 第28-29页 |
| 3.2 本章小结 | 第29-30页 |
| 4 多核并行架构下的OpenMP的并行实现优化 | 第30-36页 |
| 4.1 OpenMP的流程优化 | 第30-32页 |
| 4.2 OpenMP并行优化方法 | 第32-35页 |
| 4.2.1 优化原始算法 | 第32-33页 |
| 4.2.2 灵活调度策略 | 第33页 |
| 4.2.3 重构并行域 | 第33-34页 |
| 4.2.4 多层循环并行优化 | 第34页 |
| 4.2.5 优化Cache结构 | 第34-35页 |
| 4.3 本章小结 | 第35-36页 |
| 5 面向OpenMP的并行计算硬件方案设计 | 第36-44页 |
| 5.1 硬件方案设计分析 | 第36-39页 |
| 5.2 核心电路设计 | 第39-42页 |
| 5.2.1 DSP模块设计 | 第40页 |
| 5.2.2 FPGA设计 | 第40-42页 |
| 5.3 电路板生产与测试 | 第42-43页 |
| 5.4 本章小结 | 第43-44页 |
| 6 多核并行架构下的OpenMP的并行测试 | 第44-62页 |
| 6.1 并行算法测试环境 | 第44页 |
| 6.2 并行程序性能优化方法实验与分析 | 第44-61页 |
| 6.2.1 矩阵乘法 | 第44-49页 |
| 6.2.2 利用积分计算π | 第49-52页 |
| 6.2.3 快速傅立叶变换 | 第52-55页 |
| 6.2.4 加速图像处理 | 第55-61页 |
| 6.3 本章小结 | 第61-62页 |
| 7 结论和展望 | 第62-65页 |
| 7.1 全文总结 | 第62-63页 |
| 7.2 后续工作展望 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 攻读硕士学位期间发表学术论文情况 | 第68-69页 |
| 致谢 | 第69-71页 |
